碳化硅（SiC）憑借其優(yōu)異的材料特性，在服務(wù)器、工業(yè)電源等關(guān)鍵領(lǐng)域掀起技術(shù)變革浪潮。本教程聚焦 SiC 尤其是 SiC JFET 系列器件，從碳化硅如何重構(gòu)電源設(shè)計(jì)邏輯出發(fā)，剖析其在工業(yè)與服務(wù)器電源場景的應(yīng)用價(jià)值。

我們已經(jīng)介紹了碳化硅如何革新電源設(shè)計(jì)、工業(yè)與服務(wù)器電源。

三種替代 Si 和 SiC MOSFET的方案。

本文為第三篇，將介紹SiC Cascode JFET的動(dòng)態(tài)特性、SiC Combo JFET的應(yīng)用靈活性。

SiC CJFET: 性價(jià)比優(yōu)勢

對于當(dāng)前市場上任意給定的半導(dǎo)體封裝，CJFET 始終能提供最低的導(dǎo)通電阻 RDS(on)。您無需并聯(lián)多個(gè)器件來提升性能，從而節(jié)省寶貴的 PCB 空間。

安森美（onsemi）采用 TOLL 封裝的 750 V UJ4SC075005L8S CJFET 在 25°C 時(shí)的 RDS(on)僅為 5.4 mΩ。相比之下，競品器件即使額定電壓僅達(dá) 600 V 或 650 V，其 RDS(on)仍可能高達(dá)該值的十倍之多。

正得益于這一顯著的導(dǎo)通電阻優(yōu)勢，安森美的 EliteSiC CJFET 如今在成本與性能兩方面，均能有力地與硅基超結(jié) MOSFET（Superjunction MOSFET）展開有力競爭。

SiC Cascode JFET 的動(dòng)態(tài)特性

SiC CJFET的工作機(jī)制如下：在器件導(dǎo)通階段，向低壓硅 MOSFET（LVMOS）的柵極施加 12 V 至 15 V 的正向驅(qū)動(dòng)電壓，使其溝道導(dǎo)通。在此期間，阻抗很低，其漏源電壓 VDS迅速降至 0V。而恰好 0V 即為 SiC JFET 的導(dǎo)通電壓，因此器件也隨之導(dǎo)通。

在關(guān)斷階段，將 LVMOS 電壓置為 0V。漏極偏置電壓會(huì)通過 SiC JFET 傳遞，導(dǎo)致 LVMOS 的漏源電壓 VDS升高。這種電壓反轉(zhuǎn)會(huì)充當(dāng) JFET 的柵極驅(qū)動(dòng)信號，當(dāng) LVMOS 的 VDS超過 SiC JFET 的閾值電壓時(shí)，JFET 的導(dǎo)電溝道被夾斷（pinch-off），從而阻斷系統(tǒng)中剩余的全部高壓。

相比SiC MOSFET，具備極低的關(guān)斷開關(guān)損耗

除了導(dǎo)通電阻和導(dǎo)通損耗的優(yōu)勢外，安森美SiC CJFET器件在開關(guān)模式應(yīng)用中，相較于SiC MOSFET，關(guān)斷能量損耗（Eoff）和導(dǎo)通能量損耗（Eon）也具有顯著優(yōu)勢。

下方圖表展示了某競品廠商的 SiC MOSFET、安森美的 NTBG023N065M3S SiC MOSFET，以及安森美的 UJ4SC075018B7S SiC CJFET 的實(shí)測開關(guān)損耗數(shù)據(jù)。為確保測試公平性，在 40 A 關(guān)斷電流條件下，各被測器件的續(xù)流二極管電壓過沖保持一致。

在 0 A 至 80 A 范圍內(nèi)，配合使用 330 pF 的緩沖電路，CJFET 在關(guān)斷開關(guān)損耗方面具有顯著優(yōu)勢。在 40 A 電流下，其關(guān)斷損耗幾乎比競品低 5倍。

這種優(yōu)異的關(guān)斷損耗性能在導(dǎo)通損耗方面略有代價(jià)—— CJFET 的導(dǎo)通損耗確實(shí)高于競品器件，這是由于 CJFET 內(nèi)部增加了額外的電容所致。在硬開關(guān)導(dǎo)通條件下，會(huì)產(chǎn)生更高的導(dǎo)通損耗。但在LLC 等典型應(yīng)用場景中，不存在導(dǎo)通開關(guān)損耗，因此 CJFET 憑借其極低的導(dǎo)通電阻 Rdson 和關(guān)斷損耗 Eoff，成為理想選擇。

相比SiC MOSFET，具備極低的整流損耗

續(xù)流二極管（亦稱飛輪二極管）能在開關(guān)關(guān)斷、電流中斷時(shí)實(shí)現(xiàn)反向電流通過，從而抑制感性負(fù)載兩端的高壓尖峰。然而，該二極管通常也是反向恢復(fù)損耗的另一個(gè)主要來源。當(dāng)電路利用器件的體二極管進(jìn)行續(xù)流導(dǎo)通時(shí)，體二極管的導(dǎo)通壓降（on-state drop）會(huì)導(dǎo)致顯著的導(dǎo)通損耗。這通常是采用同步導(dǎo)通方式的原因——通過將JFET溝道導(dǎo)通來減少損耗。

在與兩款不同的 SiC MOSFET 進(jìn)行相同條件的對比測試中，安森美的 CJFET展現(xiàn)出最低的整流關(guān)斷損耗（Erec）。事實(shí)上，在使用緩沖電路的情況下，CJFET 的整流損耗隨著電流升高反而呈現(xiàn)下降趨勢。

當(dāng)綜合考量導(dǎo)通損耗 Eon, 關(guān)斷損耗 Eoff, 與整流損耗 Erec 這三項(xiàng)關(guān)鍵指標(biāo)時(shí)，即便 CJFET 的導(dǎo)通損耗較高，其總體開關(guān)損耗仍可降低多達(dá)三分之一。

CJFET 如何利用 JFET 的超低導(dǎo)通電阻

如前所述，安森美第四代SiC JFET 的總導(dǎo)通電阻僅為 SiC MOSFET 的一半。通過對比 SiC MOSFET（左圖）與 SiC CJFET（右圖）的平面結(jié)構(gòu)圖，這一戰(zhàn)略優(yōu)勢帶來的收益顯而易見。MOSFET 存在固有溝道電阻 Rchannel ，該電阻對器件整體導(dǎo)通電阻的貢獻(xiàn)高達(dá) 60%。而在共源共柵（cascode）結(jié)構(gòu)的 JFET 器件中則不存在這種溝道電阻（Rchannel）。取而代之的是一個(gè)低壓 MOSFET，其導(dǎo)通電阻 RDS(A)本身就非常低，僅占整體 RDS(on)的約 10%。通過將反向漂移從 SiC MOSFET 的體二極管中移除, CJFET 在導(dǎo)通電阻形成的空間和時(shí)間維度上都得以縮減。

更低的體二極管正向壓降 (VF)

EliteSiC CJFET的設(shè)計(jì)可在第三象限反向恢復(fù)階段實(shí)現(xiàn)自動(dòng)同步整流（SR）。在此階段，即使未對低壓MOSFET施加正向偏置，其體二極管仍可在約 +0.7 V 的電壓下導(dǎo)通。由于 JFET 本身是常開型器件，該低壓即可有效將其開啟。因此無論是否選擇采用同步開關(guān)控制，JFET溝道始終能在第三象限導(dǎo)通期間提供同步整流功能。

降低導(dǎo)通損耗

在第三象限導(dǎo)通期間，SiC MOSFET 的體二極管壓降明顯高于CJFET。如以下兩幅圖所示，這是對兩款典型安森美器件——1200 V/80 mΩ SiC MOSFET 與同規(guī)格（1200 V、80 mΩ）SiC CJFET——在 25°C 條件下進(jìn)行的對比測試結(jié)果。

當(dāng)柵極偏置電壓為 0 V 時(shí)，SiC MOSFET 的漏源電壓 VDS高達(dá) 4.8 V（見藍(lán)色圓圈處）。相比之下，由于 CJFET 在第三象限自動(dòng)導(dǎo)通，在相同 0 V 柵壓和 30 A 反向電流條件下，其 VDS壓降僅為約 2.45 V（見藍(lán)色圓圈處）。因此，在死區(qū)時(shí)間（dead-time）內(nèi)，CJFET的導(dǎo)通損耗顯著更低。

極低的柵極電荷，實(shí)現(xiàn)更靈活的柵極驅(qū)動(dòng)

共源共柵（cascode）結(jié)構(gòu)通過與硅 MOSFET 柵極相連，顯著提升了柵極驅(qū)動(dòng)的靈活性。該結(jié)構(gòu)可耐受極寬的電壓范圍，并內(nèi)置了靜電保護(hù)（ESD）功能。

假設(shè)無需將柵極驅(qū)動(dòng)電壓（VGS） 提升至15V：如左上圖所示，僅 9V的 VGS即可近乎完全導(dǎo)通 SiC CJFET。因此，若僅采用 10V 而非 15V的 VGS進(jìn)行驅(qū)動(dòng)（如右上圖所示），器件的柵極電荷（QG）將降低12 nC —— 降幅達(dá) 30%，且不會(huì)對 RDS(on)造成任何負(fù)面影響。這對于電源在輕載條件下降低高頻 LLC 拓?fù)涞臇艠O驅(qū)動(dòng)損耗尤為重要。

SiC Combo JFET 的應(yīng)用靈活性

SiC Combo JFET 是一種由低壓硅 MOSFET 與高壓常開型 SiC JFET 組成的復(fù)合器件。與 cascode 器件結(jié)構(gòu)不同，在該組合結(jié)構(gòu)中，SiC JFET 的源極連接至低壓 Si MOSFET 的漏極，從而使 JFET 和 MOSFET 的柵極均可獨(dú)立接入以方便控制。

使用 Combo JFET 最簡便的方法，是通過單個(gè)電阻 RG將 JFET 柵極與MOSFET 源極連接。通過調(diào)節(jié)該電阻值，即可有效調(diào)控器件的開關(guān)速度。右圖展示了四個(gè)并聯(lián)運(yùn)行的 Combo JFET 輸出特性曲線，每個(gè)器件導(dǎo)通電流為 100A。值得注意的是，波形中未出現(xiàn)振蕩現(xiàn)象，且開關(guān)速度與電流均流性能均得到了良好控制。

將 Si MOSFET堆疊在 SiC JFET之上

安森美 EliteSiC Combo JFET 將常開型 SiC JFET 與常閉型的 Si MOSFET 串聯(lián)連接。但與傳統(tǒng)做法不同的是，該器件并未在封裝內(nèi)部將柵極連接到源極，而是將JFET的柵極和 MOSFET 的柵極分別引出至封裝外部，從而可根據(jù)具體應(yīng)用需求靈活地在外部連接。

下方的剖面圖展示了藍(lán)色的 SiC JFET 芯片，它通過銀燒結(jié)工藝鍵合至封裝銅基底上。黃色的 Si MOSFET 芯片則通過銀燒結(jié)工藝堆疊在 JFET 芯片的頂部。兩個(gè)芯片各自的柵極分別通過獨(dú)立的引腳引出封裝。

未完待續(xù)，還有更多干貨知識等您解鎖：利用SiC CJFET代替超級結(jié)JFET、開關(guān)電源應(yīng)用。