文章來源：半導(dǎo)體與物理

原文作者：jjfly686

本文主要介紹抬升源漏技術(shù)如何拯救納米尺度晶體管。

在芯片尺寸持續(xù)縮小的競賽中，晶體管工程師們遇到了一道難以逾越的鴻溝：源漏區(qū)越做越淺，接觸電阻卻越來越大。這就好比一根很細(xì)的吸管伸入一杯很淺的飲料中，即使飲料很多，吸管也吸不到足夠的水。當(dāng)溝道長度縮到幾十納米以下時，外部串聯(lián)電阻逐漸成為制約晶體管驅(qū)動電流提升的主要瓶頸。為了解決這個難題，工程師們發(fā)明了抬升源漏技術(shù)。

一、傳統(tǒng)結(jié)構(gòu)的困境：超淺結(jié)的“副作用”

隨著溝道長度的縮短，為了抑制短溝道效應(yīng)，源漏結(jié)深必須做得非常淺(通常在幾十納米甚至更低)。但超淺結(jié)帶來一個直接問題：硅化物的接觸面積急劇縮小。傳統(tǒng)的金屬硅化物只能鋪在很淺的表面層上，接觸電阻隨之飆升。高接觸電阻意味著晶體管的驅(qū)動電流下降，開關(guān)速度變慢，芯片性能大打折扣。此外，源漏淺結(jié)本身對熱預(yù)算非常敏感，后續(xù)高溫工藝稍有波動就可能導(dǎo)致結(jié)擴(kuò)散變形，進(jìn)一步惡化性能。

二、抬升源漏的“蹺蹺板”原理：厚一層天地寬

抬升源漏技術(shù)的核心思想極其巧妙：在原有淺結(jié)之上，再額外“長”一層高摻雜的單晶硅或鍺硅，把這層淺淺的結(jié)“抬”起來。這就像是給本來就穿在腳上的鞋再墊上一層厚實(shí)的內(nèi)增高，讓鞋跟和地面的接觸面積變得更大、更穩(wěn)固。

實(shí)現(xiàn)抬升結(jié)構(gòu)的主流方法是選擇性外延生長。在完成柵極結(jié)構(gòu)制作后，只在源漏區(qū)暴露的硅表面上，利用超高真空化學(xué)氣相沉積技術(shù)選擇性地“長”出幾十納米厚的高摻雜硅層。這層外延硅雜質(zhì)濃度極高(達(dá)到每立方厘米102?以上，遠(yuǎn)超常規(guī)離子注入的激活濃度)，且晶格質(zhì)量完美。同時，這個過程只在源漏區(qū)發(fā)生，柵極和隔離區(qū)表面根本不會長上任何東西，實(shí)現(xiàn)了完美的自對準(zhǔn)。

這種結(jié)構(gòu)帶來了兩大電學(xué)優(yōu)勢。第一，接觸電阻大幅降低。抬高的源漏為后續(xù)的金屬硅化物提供了遠(yuǎn)大于淺結(jié)表面積的接觸窗口，同時外延層本身極高濃度的摻雜大大降低了金屬與半導(dǎo)體之間的接觸勢壘。第二，短溝道效應(yīng)被有效抑制。在溝道長度持續(xù)縮短的極限情況下，抬升源漏保證了源漏淺結(jié)的完整性，無需為了抑制漏電而過度推高溝道區(qū)摻雜，從而維持了較高的載流子遷移率。

三、一箭雙雕：更多隱形收益

除了解決接觸電阻難題，抬升源漏技術(shù)還有幾個重要的附加價值。

助力應(yīng)變硅工程提升性能。在PMOS晶體管中，工程師常選擇在源漏區(qū)外延鍺硅(SiGe)。鍺原子比硅原子大，這種晶格失配會在溝道中引入單軸壓應(yīng)力，從而顯著提高空穴遷移率，提升PMOS驅(qū)動電流。抬升結(jié)構(gòu)本身就是引入應(yīng)力的絕佳載體。

優(yōu)化接觸窗口形貌利于金屬填充。抬升的源漏表面更平坦、高度更高，當(dāng)后續(xù)層間介質(zhì)沉積和刻蝕接觸孔時，工程師可以更從容地控制刻蝕深度，避免過刻蝕損傷淺結(jié)。同時，更大的接觸窗口允許采用鎢溝槽等先進(jìn)接觸結(jié)構(gòu)，將接觸電阻進(jìn)一步降低約80%。

釋放源漏區(qū)摻雜設(shè)計(jì)自由度。由于抬升的外延層承擔(dān)了大部分導(dǎo)通電流，下層淺結(jié)的摻雜濃度可以適當(dāng)放寬，減輕離子注入帶來的晶格損傷，從而獲得更好的結(jié)漏電特性。

結(jié)語

抬升源漏技術(shù)就像給晶體管穿上了一雙恰到好處的“高跟鞋”，巧妙地化解了淺結(jié)帶來的接觸電阻矛盾。它通過選擇性外延生長為源漏區(qū)加厚，在抑制短溝道效應(yīng)的同時顯著降低接觸電阻，并與應(yīng)變硅技術(shù)協(xié)同發(fā)力。在晶體管尺寸逼近原子極限的今天，抬升源漏已成為先進(jìn)邏輯工藝中不可或缺的基石之一。