賽靈思發(fā)布基于7nm工藝的ACAP平臺(tái)產(chǎn)品Versal
在今天賽靈思開發(fā)者大會(huì)北京站上，賽靈思CEO發(fā)布了第一款7nm工藝的ACAP平臺(tái)第一款產(chǎn)品Versal，賽靈思產(chǎn)品技術(shù)營(yíng)銷高級(jí)總監(jiān)Kirk Saban詳細(xì)介紹了這款產(chǎn)品。
他說(shuō)這是一款創(chuàng)新產(chǎn)品，考慮了開發(fā)者的需求
他詳細(xì)介紹了Versal各個(gè)模塊
行業(yè)首款A(yù)CAP——VERSAL
Versal ACAP技術(shù)之旅
靈活應(yīng)變的硬件引擎
各種智能引擎
AI引擎
集成主機(jī)接口
可擴(kuò)展的集成存儲(chǔ)器控制器
集成各種協(xié)議引擎
范圍最廣泛的收發(fā)器
片上網(wǎng)絡(luò)（NoC）實(shí)現(xiàn)軟件的可編程性
面向廣泛市場(chǎng)應(yīng)用的Versal
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133422 -
7nm
+關(guān)注
關(guān)注
0文章
267瀏覽量
36349
原文標(biāo)題：詳細(xì)揭秘賽靈思第一款A(yù)CAP產(chǎn)品Versal
文章出處：【微信號(hào)：FPGA-EETrend，微信公眾號(hào)：FPGA開發(fā)圈】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
旋極星源基于22nm工藝完成關(guān)鍵IP發(fā)布與驗(yàn)證
的主流選擇。旋極星源此次基于TSMC 22nm ULL及華力微電子22nm CMOS工藝，同步完成關(guān)鍵IP的發(fā)布與驗(yàn)證，為高性能低功耗芯片注入了核心動(dòng)力。
華工科技正式發(fā)布靈智醫(yī)療智能體系列產(chǎn)品
1月20日，“華工科技醫(yī)工轉(zhuǎn)化聚焦AI醫(yī)療驅(qū)動(dòng)發(fā)展論壇暨靈行智遠(yuǎn)新品發(fā)布會(huì)”在華工科技中央研究院圓滿舉行。本次活動(dòng)深度探討醫(yī)工融合發(fā)展路徑，并正式發(fā)布“靈智·醫(yī)療智能體”系列
工程師必入！288 元解鎖賽靈思開發(fā)板
做項(xiàng)目、練技術(shù)、備賽事卻找不到高性價(jià)比開發(fā)板？合眾恒躍重磅福利——賽靈思ZYNQ系列開發(fā)板限時(shí)特惠，HZ-XC-7Z010-SP_EVM寵粉價(jià)僅需288元！
易靈思Sapphire SoC中RISC-V平臺(tái)級(jí)中斷控制器深度解析
隨著 RISC -V處理器在 FPGA 領(lǐng)域的廣泛應(yīng)用，易靈思 FPGA 的 Sapphire RISC-V 內(nèi)核憑借軟硬核的靈活支持，為開發(fā)者提供多樣選擇。本文深入探討 Sapphire SoC 中 RISC - V 平臺(tái)級(jí)
“汽車智能化” 和 “家電高端化”
，對(duì)算力和穩(wěn)定性要求極高。而車規(guī)芯片要通過(guò) - 40℃~125℃的極端環(huán)境測(cè)試，7nm 工藝的低功耗、高可靠性剛好匹配需求。目前我國(guó)汽車芯片對(duì)外依賴度超 90%，高端計(jì)算芯片國(guó)產(chǎn)化率不足 20%，中芯
發(fā)表于 10-28 20:46
國(guó)產(chǎn)AI芯片真能扛住“算力內(nèi)卷”？海思昇騰的這波操作藏了多少細(xì)節(jié)？
最近行業(yè)都在說(shuō)“算力是AI的命門”，但國(guó)產(chǎn)芯片真的能接住這波需求嗎？
前陣子接觸到海思昇騰910B，實(shí)測(cè)下來(lái)有點(diǎn)超出預(yù)期——7nm工藝下算力直接拉到256 TFLOPS，比上一代提升了40%，但功耗
發(fā)表于 10-27 13:12
AMD 7nm Versal系列器件NoC的使用及注意事項(xiàng)
AMD 7nm Versal系列器件引入了可編程片上網(wǎng)絡(luò)（NoC, Network on Chip），這是一個(gè)硬化的、高帶寬、低延遲互連結(jié)構(gòu)，旨在實(shí)現(xiàn)可編程邏輯（PL）、處理系統(tǒng)（PS）、AI引擎（AIE）、DDR控制器（DDRMC）、CPM（PCIe/CXL）等模塊之間
易靈思與思特威第二屆機(jī)器視覺(jué)大會(huì)即將舉辦
去年盛夏，首屆易靈思與思特威機(jī)器視覺(jué)技術(shù)大會(huì)點(diǎn)燃了行業(yè)創(chuàng)新的火花。易靈思驚艷亮相的 TJ375 FPGA與
一文詳解Advanced IO wizard異步模式
7nm Versal系列相對(duì)于16nm Ultrascale plus系列，IO做了升級(jí)，U+系列的HPIO在Versal升級(jí)為XPIO。Versa
基于AMD Versal器件實(shí)現(xiàn)PCIe5 DMA功能
Versal是AMD 7nm的SoC高端器件，不僅擁有比16nm性能更強(qiáng)的邏輯性能，并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強(qiáng)大得多。本節(jié)將基于AMD官方開發(fā)板展示如何快速部署PCIe5x8
AMD第二代Versal AI Edge和Versal Prime系列加速量產(chǎn) 為嵌入式系統(tǒng)實(shí)現(xiàn)單芯片智能
我們推出了 AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列，這兩款產(chǎn)品是對(duì) Versal 產(chǎn)品組
賽思快訊 | 嘉興市委書記陳偉一行蒞臨賽思調(diào)研
深化“教科人”一體、產(chǎn)學(xué)研融合！#嘉興市委書記#陳偉一行蒞臨賽思調(diào)研，賽思副總經(jīng)理田永和等陪同調(diào)研。5月16日下午，市委書記陳偉在南湖區(qū)走訪創(chuàng)新平臺(tái)
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝
工商網(wǎng)監(jiān)
評(píng)論