晶圓代工廠商的先進(jìn)制程競(jìng)賽如火如荼來(lái)到7nm，但也有晶圓代工廠商就此打住，聯(lián)電將止于12nm制程研發(fā)，GlobalFoundries宣告無(wú)限期停止7nm及以下先進(jìn)制程發(fā)展。一直以來(lái)，半導(dǎo)體產(chǎn)業(yè)為延續(xù)摩爾定律每隔18～24個(gè)月集成電路便為晶體管數(shù)目和性能將翻倍提升而努力，10nm及以下先進(jìn)制程成本有多高？讓晶圓代工老二、老三的GlobalFoundries和聯(lián)電紛紛打消發(fā)展念頭。

一直以來(lái)半導(dǎo)體產(chǎn)業(yè)奉摩爾定律為圭臬，努力將線(xiàn)寬縮小，以便在芯片上塞入更多晶體管，雖然晶圓代工價(jià)格也因制程微縮而隨之上升，但越精細(xì)的制程技術(shù)除了能切割出更多芯片外，也能提升產(chǎn)品效能和降低功耗，在良率控制得宜下，往往還是能獲得追求極致產(chǎn)品表現(xiàn)的客戶(hù)采用，且隨著經(jīng)驗(yàn)累積和設(shè)備攤提，將會(huì)讓現(xiàn)下先進(jìn)制程技術(shù)成本持續(xù)下探，進(jìn)而吸引更多新產(chǎn)品和新應(yīng)用導(dǎo)入。

但在物理極限下，先進(jìn)制程微縮變得越來(lái)越困難，技術(shù)難度提高讓晶圓代工廠的資本支出跟著增加，關(guān)鍵的微影制程為持續(xù)微縮瓶頸所在，相關(guān)設(shè)備成本也最為高昂，使得投入的晶圓代工廠商與客戶(hù)減少。

晶圓代工廠商的最大難關(guān)－微影技術(shù)

微影技術(shù)透過(guò)紫外光當(dāng)光源，將繪制在光罩上的電路圖形微縮投影至涂布光阻的晶圓上，再經(jīng)過(guò)曝光顯影蝕刻去除光阻等過(guò)程，在晶圓產(chǎn)生集成電路。隨著制程微縮線(xiàn)寬縮小，光罩也變得更為精細(xì)，光源波長(zhǎng)也需變短，以避免繞射效應(yīng)產(chǎn)生。

過(guò)去紫外光波長(zhǎng)一路從365nm進(jìn)展到目前以ArF氣體雷射達(dá)到193nm，ArF 193nm曝光機(jī)原理上可制作的最小線(xiàn)寬為48nm，加上浸潤(rùn)式微影與多重曝光的搭配，眾晶圓代工廠的制程辛苦走到7nm節(jié)點(diǎn)，采用多重曝光技術(shù)僅能做單一方向微縮，無(wú)法做2個(gè)方向的微縮，影響單位面積下所能容納的晶體管數(shù)量，加以所需光罩?jǐn)?shù)與制程數(shù)大幅增加，以往隨著制程微縮，每芯片成本隨之下降情況已不復(fù)見(jiàn)。

當(dāng)制程微縮圖形變得復(fù)雜，曝光次數(shù)需增加，光罩成本也就跟著飆高；根據(jù)eBeam Initiative調(diào)查，廠商到7～10nm節(jié)點(diǎn)光罩層數(shù)平均來(lái)到76層，甚至有廠商來(lái)到逾100層，這也代表光罩成本激增，到7nm制程節(jié)點(diǎn)已非一般中小型IC設(shè)計(jì)廠商所能負(fù)擔(dān)。

波長(zhǎng)更短的極紫外光（EUV）成為7nm以下制程的另一解方，以Samsung已導(dǎo)入EUV 的7nm LPP制程為例，光罩模塊總數(shù)減少約20%。

昂貴的解方EUV

EUV雖能減少光罩，并能降低生產(chǎn)周期（Cycle Time）和晶圓缺陷問(wèn)題，但EUV設(shè)備所費(fèi)不貲，ArF浸潤(rùn)式曝光機(jī)價(jià)格已要價(jià)約5，600～6，200萬(wàn)美元，EUV曝光機(jī)價(jià)格1臺(tái)更是上看1.2億美元，大幅墊高晶圓代工廠商資本支出，而EUV波長(zhǎng)極短，能量很容易被材料吸收，光罩須重新設(shè)計(jì)為反射式，成本也較為昂貴，EUV光源要達(dá)到250W和每小時(shí)單位產(chǎn)出125片（WPH），才能達(dá)到半導(dǎo)體廠商量產(chǎn)最低要求，目前ASML已突破此要求，但相較目前浸潤(rùn)式曝光機(jī)可達(dá)每小時(shí)250片（WPH）的產(chǎn)出而言，仍有很大努力空間。

EUV本身也還有光罩薄膜和光阻劑等挑戰(zhàn)待突破，因此臺(tái)積電目前7nm制程仍使用193i進(jìn)行四重曝光（4P4E），預(yù)估第二代7nm制程才會(huì)在部分Layer使用EUV。

IC設(shè)計(jì)與品牌商同樣面對(duì)的成本高墻

除了光罩，IP授權(quán)與人事研發(fā)成本隨著最先進(jìn)制程導(dǎo)入，成本更是節(jié)節(jié)升高，綜合EETAsia與Semico估計(jì)，一般SoC IP授權(quán)與人事費(fèi)用約1.5億美元，而7nm將較10nm多出23%來(lái)到1.84億美元，5nm節(jié)點(diǎn)更將來(lái)到2～2.5億美元。

對(duì)IC制造與IC設(shè)計(jì)商而言，7nm以下制程越來(lái)越少有廠商玩得起。

從終端芯片來(lái)看，可能對(duì)芯片成本的提升更有感，以每年搭載最先進(jìn)制程芯片的Apple iPhone為例，2018年新機(jī)iPhone XS Max搭載7nm制程A12 Bionic處理器，成本來(lái)到72美元，較2017年搭載10nm制程的A11 Bionic再貴上8%；而光芯片成本已直逼中階智能型手機(jī)80～120美元整體BOM Cost。

智能型手機(jī)的行動(dòng)運(yùn)算、服務(wù)器、繪圖與資料中心等領(lǐng)域，仍受益于芯片微縮計(jì)算機(jī)運(yùn)算效能提升與耗電降低的好處，但當(dāng)成本也節(jié)節(jié)升高，并不是所有廠商都奮不顧身投入。

目前宣告產(chǎn)品采用7nm的廠商Apple、Samsung、華為、NVIDIA與AMD等廠商若非前幾大智能型手機(jī)品牌就是CPU/GPU重要大廠，為了產(chǎn)業(yè)上的領(lǐng)先地位，價(jià)格敏感度也較低，也有較大生產(chǎn)量，才能分?jǐn)偣庹?、設(shè)計(jì)與制造等成本；當(dāng)客戶(hù)群集中在少數(shù)，對(duì)非前幾大晶圓代工廠商而言，持續(xù)進(jìn)行先進(jìn)制程的投資，后續(xù)產(chǎn)能若無(wú)法填補(bǔ)，將面臨極大的財(cái)務(wù)風(fēng)險(xiǎn)，這也是為何聯(lián)電和GlobalFoundries紛紛在這場(chǎng)奈米競(jìng)賽停止腳步，以獲利為優(yōu)先。