91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCBA集成電路引線成形工藝技術(shù)有哪些要求

PCB線路板打樣 ? 來源:ct ? 2019-08-16 13:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引線成形的主要目的是一方面保證器件引線能夠焊接到pcba相對應(yīng)的焊盤上;另一方面主要解決應(yīng)力釋放問題,pcba組件焊接完成并調(diào)試通過后,將進行振動和高低溫沖擊等環(huán)境應(yīng)力試驗,在這種環(huán)境應(yīng)力條件下,將對器件本體和pcba焊點強度形成一定的考驗,通過對集成電路引線成形,將對環(huán)境應(yīng)力試驗過程中形成的一部分應(yīng)力加以消除,消除應(yīng)力主要體現(xiàn)在成形元器件引線根部和焊接點之間的所有引線或?qū)Ь€上,以保證兩個制約點間的引線或?qū)Ь€具有自由伸縮的余地,防止由于機械振動或溫度變化對元器件和焊點產(chǎn)生有害的應(yīng)力,對提高產(chǎn)品可靠性起到關(guān)鍵的作用,因此集成電路引線成形越來越受到產(chǎn)品生產(chǎn)部門的重視。

除特殊情況外,集成電路引線有三種出線方式,分別為頂部出線方式、中部出線方式及底部出線方式,但無論哪種出線方式,其成形機理不會有太大的差別,只是在工藝控制上有所不同。根據(jù)實際使用經(jīng)驗及按照標準的有關(guān)要求,下面佩特科技小編就來講解分析一下集成電路引線成形的幾個關(guān)鍵技術(shù)參數(shù):

1、肩寬(A)

即引線根部到第一個彎曲點的距離,如圖1所示,成形過程中器件兩邊肩寬應(yīng)基本保持一致,引線不得在器件本體根部彎曲,器件本體到引線彎曲點間平直部分距離A,其最小尺寸為2倍引線直徑或0.5mm,在這種條件下,還應(yīng)綜合考慮相對應(yīng)pcba焊盤的尺寸,進而根據(jù)實際需求進行適當調(diào)整。

2、焊接面長度(B)

即引線切割點到第二個引線彎曲點的距離,如圖1所示,為了保證焊接的可靠性,對于圓形引線而言,應(yīng)保證引線搭接在焊盤上的長度最小為3.5倍的引線直徑,最大為5.5倍的引線直徑,但不應(yīng)小于1.25mm;對于扁平引線而言,應(yīng)保證引線搭接在焊盤上的長度最小為3倍引線寬度,最大為5倍引線寬度,引線切腳后的端面離焊盤邊緣至少為0.25mm,扁平引線寬度小于0.5mm時,其搭接長度不小于1.25mm;

3、站高(D)

即成形后元器件本體與安裝面間的距離,如圖1所示。其間距最小為0.5mm,最大距離為1mm。在元器件引線成形過程中,提供一定尺寸的站高是非常必要的,其主要原因也是考慮到應(yīng)力釋放的問題,避免元器件本體與pcba表面間形成硬接觸后而造成應(yīng)力無釋放空間,進而損傷器件。另一方面,在三防和灌封過程中,三防漆及灌封膠能夠有效浸入芯片本體底部,固化后將有效提高芯片對pcba的附著強度,增強抗振效果。

4、引線彎曲半徑(R)

如圖1所示,為了保證集成電路引線成形后,其引線焊接面具有良好的共面度(不大于0.1mm),由于成形過程中,器件引線存在反彈,不同材料和不同引線厚度(直徑)的反彈系數(shù)存在一定的差別,因此引線成形過程中應(yīng)控制好引線彎曲半徑,確保成形后引線焊接面共面度良好,翹曲不超過0.25mm,IPC610D中規(guī)定了當引線厚度小于0.8mm時,最小引線彎曲半徑為引線厚度的1倍;當引線厚度(或直徑)大于0.8mm時,最小引線彎曲半徑為引線厚度的1.5倍~2.0倍。實際成形過程中一方面借鑒上述經(jīng)驗值,另一方面通過理論計算進行確定,需確定的主要參數(shù)為成形模具的圓角半徑和引線的內(nèi)側(cè)圓角半徑,其計算方法如下:

計算方法公式

其中:

R—引線彎曲內(nèi)側(cè)圓角半徑

r—成形模具圓角半徑

σs—材料屈服極限,MPa

E—材料彈性模數(shù)

t—引線厚度(或引線直徑),mm

5、引線成形的共面性

共面性是最低落腳平面與最高引腳之間的垂直距離。共面性是集成電路引線成形的一個重要參數(shù)之一,如果器件的共面性不好,超過規(guī)定的允許范圍,將造成器件本體受力不均,影響產(chǎn)品整機可靠性,JEDEC規(guī)定了器件引線成形共面性為0.1016mm。引起共面性不良的主要因素有以下幾個方面:首先是成形模具的檔條設(shè)計不合理,共面性較差,需要在設(shè)計上進行適當調(diào)整;另一方面也與操作人員的操作穩(wěn)定性以及在周轉(zhuǎn)過程中引起器件引線翹曲都有很大關(guān)系。成型后的集成電路引線共面性的評估通常情況下通過外觀進行定性判定,其方法是將成形后的集成電路放到平面度良好的平面上,用10倍放大鏡側(cè)面觀察各引腳在平面上的位置情況,有條件的單位可購置輪廓儀或光學(xué)引腳掃描儀進行定量測量。

6、引腳歪斜

引腳歪斜是指相對于封裝的中心線測量,其成形的引腳從其理論位置的偏移。通常情況下可通過外觀進行定性判斷,其主要方法是將成形后的集成電路放置于待焊接的pcba加工焊盤上,觀察引腳與pcba焊盤的相對位置,應(yīng)保證最大側(cè)面偏移不得超過引線寬度的25%。這是最低要求,另一方面可通過輪廓投射儀和光學(xué)引腳掃描系統(tǒng)進行精確測量,其引腳歪斜應(yīng)小于0.038mm。引腳歪斜的原因可能與許多因素有關(guān),包括成形、引腳切割、成形和引腳結(jié)構(gòu)本身。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCBA
    +關(guān)注

    關(guān)注

    25

    文章

    1927

    瀏覽量

    56877
  • 華強pcb線路板打樣
    +關(guān)注

    關(guān)注

    5

    文章

    14629

    瀏覽量

    44650
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    PCBA單板工藝概述

    單板工藝是指將電子元器件通過特定的技術(shù)(如SMT或DIP)焊接到印刷電路板上,形成一個完整的電子電路系統(tǒng)的過程。這一過程需要嚴格的環(huán)境控制、精細的操作步驟和高質(zhì)量的元器件及材料。 二、
    的頭像 發(fā)表于 02-27 14:31 ?405次閱讀
    <b class='flag-5'>PCBA</b>單板<b class='flag-5'>工藝</b>概述

    集成電路制造中常用濕法清洗和腐蝕工藝介紹

    集成電路濕法工藝是指在集成電路制造過程中,通過化學(xué)藥液對硅片表面進行處理的一類關(guān)鍵技術(shù),主要包括濕法清洗、化學(xué)機械拋光、無應(yīng)力拋光和電鍍四大類。這些
    的頭像 發(fā)表于 01-23 16:03 ?1792次閱讀
    <b class='flag-5'>集成電路</b>制造中常用濕法清洗和腐蝕<b class='flag-5'>工藝</b>介紹

    集成電路制造中薄膜刻蝕的概念和工藝流程

    薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝:若將薄膜淀積視為 “加法工藝”(通過材料堆積形成薄膜),則薄膜刻蝕可稱為 “減法工藝”(通過材料去除實現(xiàn)圖形化)。通過這一 “減”
    的頭像 發(fā)表于 10-16 16:25 ?3302次閱讀
    <b class='flag-5'>集成電路</b>制造中薄膜刻蝕的概念和<b class='flag-5'>工藝</b>流程

    鉛VS無鉛:PCBA加工工藝的6大核心差異,工程師必看

    一站式PCBA加工廠家今天為大家講講PCBA加工工藝與無鉛工藝差異哪些?
    的頭像 發(fā)表于 08-08 09:25 ?729次閱讀

    集成電路傳統(tǒng)封裝技術(shù)的材料與工藝

    集成電路傳統(tǒng)封裝技術(shù)主要依據(jù)材料與管腳形態(tài)劃分:材料上采用金屬、塑料或陶瓷管殼實現(xiàn)基礎(chǔ)封裝;管腳結(jié)構(gòu)則分為表面貼裝式(SMT)與插孔式(PIH)兩類。其核心工藝在于通過引線框架或管座內(nèi)
    的頭像 發(fā)表于 08-01 09:27 ?3537次閱讀
    <b class='flag-5'>集成電路</b>傳統(tǒng)封裝<b class='flag-5'>技術(shù)</b>的材料與<b class='flag-5'>工藝</b>

    基于TSV的三維集成電路制造技術(shù)

    三維集成電路工藝技術(shù)因特征尺寸縮小與系統(tǒng)復(fù)雜度提升而發(fā)展,其核心目標在于通過垂直堆疊芯片突破二維物理極限,同時滿足高密度、高性能、高可靠性及低成本的綜合需求。
    的頭像 發(fā)表于 07-08 09:53 ?2044次閱讀
    基于TSV的三維<b class='flag-5'>集成電路</b>制造<b class='flag-5'>技術(shù)</b>

    中國集成電路大全 接口集成電路

    集成電路的品種分類,從中可以方便地查到所要了解的各種接口電路;表中還列有接口集成電路的文字符號及外引線功能端排列圖。閱讀這些內(nèi)容后可對接口集成電路
    發(fā)表于 04-21 16:33

    BiCMOS工藝技術(shù)解析

    一、技術(shù)定義與核心特性 BiCMOS(Bipolar-CMOS)?是一種將?雙極型晶體管(BJT)?與?CMOS晶體管?集成在同一芯片上的混合工藝技術(shù),通過結(jié)合兩者的優(yōu)勢實現(xiàn)高性能與低功耗的平衡
    的頭像 發(fā)表于 04-17 14:13 ?1857次閱讀

    概倫電子集成電路工藝與設(shè)計驗證評估平臺ME-Pro介紹

    ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動集成電路工藝與設(shè)計的創(chuàng)新性驗證評估平臺,為集成電路設(shè)計、CAD、工藝開發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個共用平臺。
    的頭像 發(fā)表于 04-16 09:34 ?1879次閱讀
    概倫電子<b class='flag-5'>集成電路</b><b class='flag-5'>工藝</b>與設(shè)計驗證評估平臺ME-Pro介紹

    柵極技術(shù)的工作原理和制造工藝

    本文介紹了集成電路制造工藝中的柵極的工作原理、材料、工藝,以及先進柵極工藝技術(shù)
    的頭像 發(fā)表于 03-27 16:07 ?2398次閱讀
    柵極<b class='flag-5'>技術(shù)</b>的工作原理和制造<b class='flag-5'>工藝</b>

    CMOS集成電路的基本制造工藝

    本文主要介紹CMOS集成電路基本制造工藝,特別聚焦于0.18μm工藝節(jié)點及其前后的變化,分述如下:前段工序(FrontEnd);0.18μmCMOS前段工序詳解;0.18μmCMOS后段鋁互連
    的頭像 發(fā)表于 03-20 14:12 ?4695次閱讀
    CMOS<b class='flag-5'>集成電路</b>的基本制造<b class='flag-5'>工藝</b>

    集成電路前段工藝的可靠性研究

    在之前的文章中我們已經(jīng)對集成電路工藝的可靠性進行了簡單的概述,本文將進一步探討集成電路前段工藝可靠性。
    的頭像 發(fā)表于 03-18 16:08 ?2000次閱讀
    <b class='flag-5'>集成電路</b>前段<b class='flag-5'>工藝</b>的可靠性研究

    集成電路制造中的電鍍工藝介紹

    本文介紹了集成電路制造工藝中的電鍍工藝的概念、應(yīng)用和工藝流程。
    的頭像 發(fā)表于 03-13 14:48 ?2785次閱讀
    <b class='flag-5'>集成電路</b>制造中的電鍍<b class='flag-5'>工藝</b>介紹

    集成電路制造工藝中的High-K材料介紹

    本文介紹了在集成電路制造工藝中的High-K材料的特點、重要性、優(yōu)勢,以及工藝流程和面臨的挑戰(zhàn)。
    的頭像 發(fā)表于 03-12 17:00 ?2936次閱讀
    <b class='flag-5'>集成電路</b>制造<b class='flag-5'>工藝</b>中的High-K材料介紹

    集成電路制造中的劃片工藝介紹

    本文概述了集成電路制造中的劃片工藝,介紹了劃片工藝的種類、步驟和面臨的挑戰(zhàn)。
    的頭像 發(fā)表于 03-12 16:57 ?3362次閱讀
    <b class='flag-5'>集成電路</b>制造中的劃片<b class='flag-5'>工藝</b>介紹