玩兒轉(zhuǎn)FPGA

關(guān)注

文章：5 被閱讀：1.7w 粉絲數(shù)：0 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：0

SC6301低功耗超低噪聲時(shí)鐘抖動消除器

SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，P....

玩兒轉(zhuǎn)FPGA 發(fā)表于 06-21 15:11 ?1501次閱讀

SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，P....

玩兒轉(zhuǎn)FPGA 發(fā)表于 06-21 15:10 ?1731次閱讀

假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值，也就是方波的平均電壓(與占空比有關(guān))....

玩兒轉(zhuǎn)FPGA 發(fā)表于 12-07 10:31 ?2372次閱讀

小技巧分享: verilog下取對數(shù)其實(shí)可用$clog2這個(gè)系統(tǒng)函數(shù)，和自己找代碼里面寫入funct....

玩兒轉(zhuǎn)FPGA 發(fā)表于 10-09 15:29 ?5315次閱讀

很多小伙伴對上一篇文章講的取對數(shù)沒感覺，覺得這個(gè)沒什么用。確實(shí)很多時(shí)候用不著，verilog本身不夠....

玩兒轉(zhuǎn)FPGA 發(fā)表于 10-08 11:23 ?5797次閱讀