噪聲容限是在沒有引起單元翻轉前提下引入存儲節(jié)點的最大噪聲電壓值。在讀操作的時候，噪聲容限對于單元的穩(wěn)定性更加重要，因為在傳統(tǒng)的SRAM中讀噪聲容限和讀的電流是沖突的，提高讀電流速度的同時會降低讀噪聲容限為代價，所以在傳統(tǒng)SRAM結構中，讀電流和讀噪聲容限不可以分開獨立調節(jié)，兩者是相互影響制約的。而新結構采用獨立的讀電流路徑，不包括存儲節(jié)點，因而在讀操作的時候，位線上的電壓波動和外部噪聲幾乎不會對存儲節(jié)點造成影響，從而大大的增加了讀噪聲容限。

　　2.2 漏電流

　　從以上分析可知，當數(shù)據(jù)存0的時候，新型6T-SRAM是通過M1管的亞閾值電流來保持數(shù)據(jù)的;當數(shù)據(jù)存1的時候，由于M2，M4的正反饋作用，并且在空閑狀態(tài)下M1處于亞閾值導通狀態(tài)，所以存在從電源電壓到地的通路，這些都會導致漏電流的增加圖3顯示了這條路徑。在大部分數(shù)據(jù)和指令緩存器中，所存的值為0居多，分別占到75%和64%?；谶@些考慮，在標準0.18μm CMOS工藝下，對普通6T-SRAM和新型6T-SRAM進行了平均漏電流仿真。傳統(tǒng)6T-SRAM漏電流為164 nA，新型6T-SRAM漏電流為179 nA，新型SRAM比傳統(tǒng)的大9%，這是可以接受的范圍因為新型SRAM采用漏電流保持技術，從而不需要數(shù)據(jù)的刷新來維持數(shù)據(jù)，另外漏電泄露不會在Q點產生過高的浮空電壓，因而數(shù)據(jù)更加穩(wěn)定。

　　2.3 功耗

　　一般而言，位線是產生動態(tài)功耗的主要部分，所以說往往在讀/寫操作轉換過程中位線的變化會消耗主要的功耗，本文對傳統(tǒng)6T-SRAM和新型6T-SRAM單元結構進行了功耗仿真，如表1所示。

　　表1中可以看出，在傳統(tǒng)的6T-sRAM讀/寫過程中，對稱結構的兩個位線電壓的變化是一致的，因而功耗是相同的。新型6T-SRAM單元功耗比傳統(tǒng)單元低了很多，這是因為在讀/寫操作的時候，參與工作的管子數(shù)量少，并且只有一個位線參與工作，并且在寫0的時候，由于位線是0，所以功耗很低。

　　2.4 讀/寫仿真

　　為了進一步驗證新型6T-SRAM讀/寫功能的正確性，以及與傳統(tǒng)6T-SRAM單元的比較，采用HSpice對兩種管子進行了讀/寫仿真。如圖4-圖7所示。

　　新型6T-SRAM存儲單元的讀/寫仿真表明，單個存儲單元的讀/寫時間在0.2 ns內，符合存儲器在高速狀態(tài)下運行的需要。

　　3 結語

　　該SRAM單元是在0.18μm工藝下仿真的，新型SRAM采用漏電流保持技術，從而不需要刷新來維持數(shù)據(jù)，并且仿真顯示功耗比較傳統(tǒng)SRAM低了很多，讀/寫速度方面比傳統(tǒng)SRAM慢了一點，但是這是在可以接受的范圍內。