AI芯片角逐剛剛開(kāi)始，但未來(lái)只屬于少數(shù)玩家

AI芯片領(lǐng)域玩家眾多，作品也在不斷更新迭代。然而，到目前為止，完全符合描述和基準(zhǔn)測(cè)試的AI芯片寥寥無(wú)幾。即便是谷歌的TPU，也不足以支撐起AI更為長(zhǎng)遠(yuǎn)的發(fā)展。

人工智能的崛起有三個(gè)基本要素：算法、數(shù)據(jù)和算力。當(dāng)云計(jì)算廣泛應(yīng)用，深度學(xué)習(xí)成為當(dāng)下AI研究和運(yùn)用的主流方式時(shí)，AI對(duì)算力的要求正快速提升。對(duì)AI芯片的持續(xù)深耕，就是對(duì)算力的不懈追求。

AI芯片方向眾多，企業(yè)集中于“初級(jí)”賽道

目前，在摩爾定律的驅(qū)動(dòng)下，CPU可以在合理的算力、價(jià)格、功耗和時(shí)間內(nèi)為人工智能提供所需的計(jì)算性能。但AI的許多數(shù)據(jù)處理涉及矩陣乘法和加法，而CPU的設(shè)計(jì)與優(yōu)化是針對(duì)成百上千種工作任務(wù)進(jìn)行的，所以用CPU來(lái)執(zhí)行AI算法，其內(nèi)部大量的其他邏輯對(duì)目前的AI算法來(lái)說(shuō)是完全浪費(fèi)的，無(wú)法讓CPU達(dá)到最佳的性?xún)r(jià)比。而面對(duì)爆發(fā)式的計(jì)算需求，通用芯片將更加無(wú)以為繼。

因此，具有海量并行計(jì)算能力、能夠加速AI計(jì)算的AI芯片應(yīng)運(yùn)而生。面對(duì)不斷增多的B端應(yīng)用場(chǎng)景，越來(lái)越多的AI芯片公司加入角逐。

實(shí)際上，AI芯片的研發(fā)有兩個(gè)不同的方向：第一，在現(xiàn)有的計(jì)算架構(gòu)上添加專(zhuān)用加速器，即“AI加速芯片”，它是確定性地加速某類(lèi)特定的算法或任務(wù)，從而達(dá)到目標(biāo)應(yīng)用領(lǐng)域?qū)λ俣?、功耗、?nèi)存占用和部署成本等方面的要求。

第二，完全重新開(kāi)發(fā)，創(chuàng)造模擬人腦神經(jīng)網(wǎng)絡(luò)的全新架構(gòu)，即“智能芯片”。它讓芯片像人一樣能使用不同的AI算法進(jìn)行學(xué)習(xí)和推導(dǎo)，處理包含感知、理解、分析、決策和行動(dòng)的一系列任務(wù)，并且具有適應(yīng)場(chǎng)景變化的能力。目前，這類(lèi)芯片的設(shè)計(jì)方法有兩種：一種是基于類(lèi)腦計(jì)算的“神經(jīng)擬態(tài)芯片”；另一種是基于可重構(gòu)計(jì)算的“軟件定義芯片”。

“智能芯片”仍處于初期開(kāi)發(fā)階段，不適合商業(yè)應(yīng)用。因此，企業(yè)們目前主要采用的方法是在現(xiàn)有的計(jì)算架構(gòu)上添加人工智能加速器。AI加速芯片的研發(fā)也分為兩種主要的方式：一種是利用已有的GPU、眾核處理器、DSP、FPGA芯片來(lái)做軟硬件優(yōu)化；另一種則是設(shè)計(jì)專(zhuān)用的芯片，也就是ASIC。

GPU、FPGA以及ASIC已成為當(dāng)前AI芯片行業(yè)的主流。其中GPU算是目前市場(chǎng)上AI計(jì)算最成熟、應(yīng)用最廣泛的通用型芯片了，這是一種由大量核心組成的大規(guī)模并行計(jì)算架構(gòu)，專(zhuān)為同時(shí)處理多重任務(wù)而設(shè)計(jì)的芯片。GPU桌面和服務(wù)器市場(chǎng)主要由英偉達(dá)、AMD瓜分，移動(dòng)市場(chǎng)以高通、蘋(píng)果、聯(lián)發(fā)科等眾多公司為主。

ASIC是一種為特定目的、面向特定用戶(hù)需求設(shè)計(jì)的定制芯片，性能強(qiáng)、體積孝功耗低、可靠性高。在大規(guī)模量產(chǎn)的情況下，還具備成本低的特點(diǎn)。近年來(lái)，越來(lái)越多的公司開(kāi)始采用ASIC芯片進(jìn)行深度學(xué)習(xí)算法加速，其中表現(xiàn)最為突出的就是TPU。這是谷歌為提升AI計(jì)算能力同時(shí)大幅降低功耗，專(zhuān)為機(jī)器學(xué)習(xí)全定制的人工智能加速器專(zhuān)用芯片，性能非常出眾。此外，國(guó)內(nèi)企業(yè)寒武紀(jì)開(kāi)發(fā)的Campicon系列處理器也廣泛受到了關(guān)注。ASIC的全球市場(chǎng)規(guī)模從2012年的163億美元增長(zhǎng)到2017年257億美元，預(yù)計(jì)今后5年保持18.4%年復(fù)合增長(zhǎng)，到2022年達(dá)到597億美元，目前，市場(chǎng)格局還比較碎片化。

FPGA集成了大量的基本門(mén)電路以及存儲(chǔ)器，其靈活性介于CPU、GPU等通用處理器和專(zhuān)用集成電路ASIC之間。我國(guó)在這方面剛剛起步，與FPGA四大巨頭賽靈思、英特爾、萊迪思、美高森美存在著巨大的差距。從市場(chǎng)份額來(lái)看，賽靈思和英特爾合計(jì)占到市場(chǎng)的90%左右，其中賽靈思超過(guò)50%。2017年，F(xiàn)PGA的全球市場(chǎng)規(guī)模為59.6億美元，預(yù)計(jì)到2023年將達(dá)到98.0億美元。

AI的發(fā)展還處于起步階段，AI芯片也主要是朝“AI加速芯片”這個(gè)方向前行。人工智能計(jì)算發(fā)展大致需要經(jīng)歷三個(gè)階段：傳統(tǒng)智能計(jì)算、基于深度學(xué)習(xí)的智能計(jì)算、基于神經(jīng)擬態(tài)的智能計(jì)算。而對(duì)于針對(duì)第三個(gè)階段的神經(jīng)擬態(tài)芯片，目前鮮少有企業(yè)涉及。要在未來(lái)成為主流還有相當(dāng)長(zhǎng)的一段路要走。不過(guò)，英特爾已在2018年國(guó)際消費(fèi)電子展上展示出了Loihi，這是一種基于14nm的新型神經(jīng)擬態(tài)計(jì)算芯片，采用異構(gòu)設(shè)計(jì)，由128個(gè)Neuromorphic Core（神經(jīng)形態(tài)的核心）+3個(gè)低功耗的英特爾X86核心組成，號(hào)稱(chēng)擁有13萬(wàn)個(gè)神經(jīng)元和1.3億個(gè)觸突。

AI芯片市場(chǎng)空間巨大，未必能容納得下大量玩家

根據(jù)Gartner的預(yù)測(cè)數(shù)據(jù)，全球人工智能芯片市場(chǎng)規(guī)模將在未來(lái)五年內(nèi)呈現(xiàn)飆升， 從2018年的42.7億美元成長(zhǎng)至343億美元，增長(zhǎng)超過(guò)7倍，可以說(shuō)，未來(lái)AI芯片市場(chǎng)將有一個(gè)很大的增長(zhǎng)空間。

不過(guò)，對(duì)于很多初創(chuàng)企業(yè)而言，研發(fā)芯片將要面臨時(shí)間和資金上的巨大挑戰(zhàn)。在時(shí)間上，芯片研發(fā)從立項(xiàng)到上市通常需要兩年左右的時(shí)間。相較之下，更重要的一點(diǎn)是芯片成本很高。

在人工智能應(yīng)用領(lǐng)域，依據(jù)芯片的部署位置和任務(wù)需求，會(huì)采用不同的制程。在一般情況下，終端設(shè)備的芯片經(jīng)常會(huì)采用65nm和28nm制程；邊緣端和部分移動(dòng)端設(shè)備的芯片，制程基本為16nm或10nm；而云端芯片通常是7nm。

芯片制程決定開(kāi)發(fā)成本。根據(jù)IBS的估算數(shù)據(jù)，按照不同制程，65nm芯片開(kāi)發(fā)費(fèi)用為2850萬(wàn)美元，5nm芯片開(kāi)發(fā)費(fèi)用則達(dá)到了54220萬(wàn)美元。因此，在芯片的研發(fā)上，錯(cuò)誤的容忍幾乎是零。目前，較為成熟的是40nm和55nm工藝，而對(duì)于當(dāng)下先進(jìn)的7nm工藝，很多企業(yè)的技術(shù)還不夠成熟。

高昂的開(kāi)發(fā)費(fèi)用，加上以年計(jì)算的開(kāi)發(fā)周期，AI芯片企業(yè)在融資的早期階段就需要大量資金注，這樣才能撐過(guò)沒(méi)有產(chǎn)品銷(xiāo)售的階段。而政府的補(bǔ)助和投資者的資金，往往會(huì)傾向于那些銷(xiāo)售業(yè)績(jī)好的公司。且資本市場(chǎng)希望能有一個(gè)較短的投資周期。因此，融資也成為一道門(mén)檻。

此外，由于芯片開(kāi)發(fā)周期通常需要1-3年的時(shí)間，在正常的時(shí)間里軟件會(huì)有一個(gè)非?？焖俚陌l(fā)展，但算法在這個(gè)期間內(nèi)也將會(huì)快速更新，芯片如何支持這些更新也是難點(diǎn)。

而從長(zhǎng)遠(yuǎn)來(lái)看，AI芯片本身的技術(shù)發(fā)展還要面臨如下的困境。

目前主流的AI芯片采用的是馮諾依曼架構(gòu)。在馮諾伊曼體系結(jié)構(gòu)中，芯片在計(jì)算上是采取1進(jìn)1出的方式，數(shù)據(jù)從處理單元外的存儲(chǔ)器提取，處理完之后在寫(xiě)回存儲(chǔ)器，如此依序讀取完成任務(wù)。由于運(yùn)算部件和存儲(chǔ)部件存在速度差異，當(dāng)運(yùn)算能力達(dá)到一定程度，訪問(wèn)存儲(chǔ)器的速度無(wú)法跟上運(yùn)算部件消耗數(shù)據(jù)的速度，再增加運(yùn)算部件也無(wú)法得到充分利用，這不僅是AI芯片在實(shí)現(xiàn)中的瓶頸，也是長(zhǎng)期困擾計(jì)算機(jī)體系結(jié)構(gòu)的難題。

另外，要滿(mǎn)足人工智能發(fā)展所需的運(yùn)算能力，就需要在CMOS工藝上縮小集成尺寸，不斷提高芯片的系統(tǒng)性能。如今，7nm已經(jīng)開(kāi)始量產(chǎn)，5 nm節(jié)點(diǎn)的技術(shù)定義已經(jīng)完成。但由此也產(chǎn)生了CMOS 工藝和器件方面的瓶頸。首先，由于納米級(jí)晶體管所消耗的能量非常高，這使得芯片密集封裝的實(shí)現(xiàn)難度很大。其次，一個(gè)幾納米的CMOS器件，其層厚度只有幾個(gè)原子層，這樣的厚度極易導(dǎo)致電流泄漏，而工藝尺寸縮小所帶來(lái)的效果也會(huì)因此受到影響。

盡管AI芯片市場(chǎng)的增長(zhǎng)空間很大，但未必能夠容得下足夠多的企業(yè)。行業(yè)本身的特性以及當(dāng)下AI所處的發(fā)展階段，都決定了AI芯片企業(yè)會(huì)有一個(gè)相對(duì)較長(zhǎng)的挫折期，而在此過(guò)程中，被資本炒出的泡沫也會(huì)隨之壓縮。