嵌入式開(kāi)發(fā)中引起串?dāng)_的原因是什么？

電路布線常會(huì)有串?dāng)_的風(fēng)險(xiǎn)，最后簡(jiǎn)單說(shuō)明幾個(gè)減小串?dāng)_的方法，常見(jiàn)增大走線間距、使兩導(dǎo)體的有串?dāng)_風(fēng)險(xiǎn)的區(qū)域最小化、相鄰層走線時(shí)傳輸線互相彼此垂直、降低板材介...

2024-03-07 標(biāo)簽：寄生電容嵌入式開(kāi)發(fā)傳輸線 2.5k 0

最大限度地減少線纜設(shè)計(jì)中的串?dāng)_方法解析

最近在做一個(gè)項(xiàng)目時(shí)，我不得不對(duì)幾組電子電線進(jìn)行重新布線，讓它們遠(yuǎn)離越野車的發(fā)電機(jī)，因?yàn)殡娙蓠詈袭a(chǎn)生的噪聲可從發(fā)電機(jī)進(jìn)入電線。這個(gè)項(xiàng)目讓我想起了在通過(guò)電線...

2014-09-03 標(biāo)簽：串?dāng)_TI公司 2.5k 0

PCB設(shè)計(jì)信號(hào)完整性與串?dāng)_問(wèn)題分析

信號(hào)完整性(S i gnal Integri ty，SI)是指信號(hào)在信號(hào)線上傳輸?shù)馁|(zhì)量。對(duì)于數(shù)字電路，就是要信號(hào)在電路中能以正確的時(shí)序和電壓做出響應(yīng)。如...

2019-05-27 標(biāo)簽：icpcb設(shè)計(jì)信號(hào)完整性 2.5k 0

串?dāng)_和反射影響信號(hào)的完整性

定義：信號(hào)完整性（Signal Integrity,簡(jiǎn)稱SI）是指在信號(hào)線上的信號(hào)質(zhì)量。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共...

2023-03-02 標(biāo)簽：示波器阻抗信號(hào) 2.5k 0

信號(hào)完整性之哪來(lái)的串?dāng)_？

我們經(jīng)常聽(tīng)說(shuō)PCB走線間距大于等于3倍線寬時(shí)可以抑制70%的信號(hào)間干擾，這就是3W原則，信號(hào)線之間的干擾被稱為串?dāng)_，串?dāng)_是怎么形成的呢？

2023-04-18 標(biāo)簽：PCB耦合信號(hào)完整性 2.4k 0

使用電感降低噪聲的注意點(diǎn)：串?dāng)_、GND線反彈噪聲

這之前作為使用電感的降噪對(duì)策，介紹了電感和鐵氧體磁珠、共模濾波器。本文將主要介紹PCB板布局相關(guān)的注意事項(xiàng)。串?dāng)_：串?dāng)_是因電路板布線間的雜散電容和互感，...

2023-02-15 標(biāo)簽：噪聲電感串?dāng)_ 2.3k 0

串?dāng)_問(wèn)題產(chǎn)生的機(jī)理和解決方法

隨著電子技術(shù)的不斷發(fā)展，在高速電路中信號(hào)的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，這些因素使得在高速數(shù)字電路的設(shè)計(jì)中，信號(hào)完整性問(wèn)題越來(lái)...

2023-09-04 標(biāo)簽：驅(qū)動(dòng)器連接器傳輸線 2.3k 0

高頻傳輸線測(cè)試原理詳解

何為傳輸線：傳輸線理論來(lái)源：在信號(hào)完整性和電源完整性，工程師必須理解傳輸線理論基礎(chǔ)，這里給出簡(jiǎn)單的傳輸線理論.

2023-07-02 標(biāo)簽：pcb測(cè)試連接器 2.2k 0

談?wù)勍獠看當(dāng)_對(duì)IDC機(jī)房有什么影響

布線專家Rodney說(shuō)： “如果有太多的串?dāng)_，信號(hào)傳輸?shù)腻e(cuò)誤率就會(huì)增加，而延長(zhǎng)網(wǎng)絡(luò)響應(yīng)時(shí)間和降低網(wǎng)絡(luò)的吞吐量”。Rodney表示，當(dāng)數(shù)據(jù)包通過(guò)線纜進(jìn)行傳...

2017-10-20 標(biāo)簽：串?dāng)_idc機(jī)房 1.9k 0

高速差分過(guò)孔之間的串?dāng)_仿真分析

本文對(duì)高速差分過(guò)孔之間的產(chǎn)生串?dāng)_的情況提供了實(shí)例仿真分析和解決方法。 高速差分過(guò)孔間的串?dāng)_ 對(duì)于板厚較厚的PCB來(lái)說(shuō)，板厚有可能達(dá)到2.4mm或者3mm...

2018-03-20 標(biāo)簽：pcbPCB設(shè)計(jì)串?dāng)_ 1.8k 0

“一秒”讀懂串?dāng)_對(duì)信號(hào)傳輸時(shí)延的影響

“一秒”讀懂串?dāng)_對(duì)信號(hào)傳輸時(shí)延的影響

2023-11-28 標(biāo)簽：串?dāng)_信號(hào)傳輸 1.8k 0

使用新一代高度可調(diào)的低介電薄膜來(lái)解決串?dāng)_、隔離等制造挑戰(zhàn)

SPARC沉積技術(shù)可滿足新興需求，為邏輯和DRAM器件提供有效隔離 作者：泛林集團(tuán)公司副總裁兼電介質(zhì)原子層沉積產(chǎn)品總經(jīng)理Aaron Fellis 提升集...

2023-08-08 標(biāo)簽：半導(dǎo)體薄膜串?dāng)_ 1.8k 0

什么是串?dāng)_？該如何處理它？

什么是串?dāng)_？該如何處理它？

2023-12-05 標(biāo)簽：PCB電容串?dāng)_ 1.8k 0

高速PCB設(shè)計(jì)中的串?dāng)_分析與控制研究

串?dāng)_是指一個(gè)信號(hào)在傳輸通道上傳輸時(shí)，因電磁耦合而對(duì)相鄰的傳輸線產(chǎn)生不期望的影響，在被干擾信號(hào)表現(xiàn)為被注入了一定的耦合電壓和耦合電流。過(guò)大的串?dāng)_可能引起電...

2023-08-01 標(biāo)簽：電流耦合串?dāng)_ 1.7k 0

EMC基礎(chǔ)：何謂串?dāng)_

串?dāng)_是由于線路之間的耦合引發(fā)的信號(hào)和噪聲等的傳播，也稱為“串音干擾”。特別是“串音”在模擬通訊時(shí)代是字如其意、一目了然的表達(dá)。兩根線（也包括PCB的薄膜...

2023-02-15 標(biāo)簽：噪聲emc串?dāng)_ 1.7k 0