完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > 賽靈思
提供賽靈思公司最新的技術和產品信息,工程師最喜歡的賽靈思技術社區(qū)
文章:1697個 瀏覽:133514次 帖子:57個
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載12:Spartan
Spartan-6 器件最多包含6 個CMT,12 個PLL。PLL 的主要用途是作為頻率合成器,產生更寬范圍的頻率輸出,在與CMT 中的DCM 連接時...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載11:Spartan
Spartan-6 CMT是一個靈活、高性能的時鐘管理模塊。它位于芯片中央、垂直的全局時鐘網絡旁。如圖2-17所示,它包含一個PLL和兩個DCM。
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載10:Spartan
Spartan-6的時鐘布線網絡包括由BUFGMUX驅動的全局時鐘網絡和由I/O時鐘緩沖器(BUFIO2)、PLL時鐘緩沖器(BUFPLL)驅動的I/O...
在系統(tǒng)設計的初期我們不僅要考慮要實現的功能,性能,可操作性等方面,還有一方面便是實地的使用環(huán)境,如高溫,高濕等惡劣的條件給系統(tǒng)設計提出了新的要求
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載40:Spartan
最大化【Package Pins】,如圖10-45 所示, 和按鈕配合,完成對器件引腳的排序,如圖中我們將所有VREF 引腳排在一起,選中所有VREF ...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載38:Spartan
PlanAhead允許導入多種不同類型的源文件,包括HDL和NGC核。在RTL編輯器中可以打開、編輯、開發(fā)RTL源文件。下面我們介紹【Sources】源...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載37:Spartan
這里介紹如何用PlanAhead進行RTL代碼開發(fā)與分析。需要說明一點,本章所用的所有實例都可以在PlanAhead的安裝目錄E:\Xilinx\11....
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載36:Spartan
PlanAhead工具是Xilinx提供的一個集成的、可視化的FPGA設計工具,它可以被應用于FPGA設計過程中的不同階段,常見的應用包括用PlanAh...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載34:Spartan
ChipScope Pro內核插入器的文件后綴名為cdc。在ISE工程中可以創(chuàng)建一個新的cdc程序,也可以在實現流程中激活內核插入器。
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載35:Spartan
ChipScope Pro 分析工具(Analyzer tool)直接與ICON、ILA、IBA、VIO及IBERT核相連,用戶可以實時地創(chuàng)建或修改觸發(fā)條件。
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載33:Spartan
下面通過一個簡單8位計數器的例子,了解如何在工程中添加ChipScope Pro內核生成器的各個IP核,對FPGA內部節(jié)點和邏輯進行觀測。在該實例中,我...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載32:Spartan
雙擊【Xilinx Core Generator】,打開現有的IP核工程項目或者創(chuàng)建一個新的IP核工程。
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載31:Spartan
雙擊【Xilinx Core Generator】,打開現有的IP核工程項目或者創(chuàng)建一個新的IP核工程。【View by function】→【Debu...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載30:Spartan
Xilinx針對不同類型的調試IP核,提供了不同的核生成器。本節(jié)重點介紹Xilinx Core Generator Tool(Xilinx IP核生成器...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載29:Spartan
ChipScope Pro 提供了多種不同功能的調試內核,通常分成三類:邏輯調試內核、誤比特率測試核和集成總線分析核。用戶根據系統(tǒng)的調試要求,應用不同的...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載28:Spartan
FPGA和PCB設計人員保留一定數量FPGA引腳作為測試引腳,FPGA設計者在編寫FPGA代碼時,將需要觀察的FPGA內部信號定義為模塊的輸出,在綜合實...
Xilinx可編程邏輯器件設計與開發(fā)(基礎篇)連載41:Spartan
設計者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個或多個對象,或者單擊按鈕取消所有選...
最近自己做了一塊FPGA板子,不慎將PROM的兩根引腳連錯,導致在配置時無法正確識別PROM的型號,顛三倒四地排除了一個星期問題最終幸運解決。之后感嘆自...
換一批
編輯推薦廠商產品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯網 | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網 | 國民技術 | Microchip |
| 開關電源 | 步進電機 | 無線充電 | LabVIEW | EMC | PLC | OLED | 單片機 |
| 5G | m2m | DSP | MCU | ASIC | CPU | ROM | DRAM |
| NB-IoT | LoRa | Zigbee | NFC | 藍牙 | RFID | Wi-Fi | SIGFOX |
| Type-C | USB | 以太網 | 仿真器 | RISC | RAM | 寄存器 | GPU |
| 語音識別 | 萬用表 | CPLD | 耦合 | 電路仿真 | 電容濾波 | 保護電路 | 看門狗 |
| CAN | CSI | DSI | DVI | Ethernet | HDMI | I2C | RS-485 |
| SDI | nas | DMA | HomeKit | 閾值電壓 | UART | 機器學習 | TensorFlow |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |