完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > cpld
CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件,是從PAL和GAL器件發(fā)展出來的器件,相對而言規(guī)模大,結(jié)構(gòu)復雜,屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設計方法是借助集成開發(fā)軟件平臺,用原理圖、硬件描述語言等方法,生成相應的目標文件,通過下載電纜(“在系統(tǒng)”編程)將代碼傳送到目標芯片中,實現(xiàn)設計的數(shù)字系統(tǒng)。
文章:655個 瀏覽:173960次 帖子:504個
基于CPLD和VHDL實現(xiàn)時間控制器系統(tǒng)的設計
FUNC-CTRL模塊控制系統(tǒng)處于不同的功能狀態(tài),并產(chǎn)生不同的控制信號分別控制TIME-SET模塊和CLOCK模塊,而這3個模塊的輸出連接到COMPAR...
基于TMS320VC5409和EPM7128A芯片實現(xiàn)高速圖像通信系統(tǒng)的設計
隨著現(xiàn)代的圖形采集技術(shù)發(fā)展迅速,各種基于ISA,PCI,USB1.1等總線的圖形采集卡速度已經(jīng)不能滿足用戶的需求,而采用 USB2.0以后就可以解決這個...
采用AD7492型A/D轉(zhuǎn)換器實現(xiàn)多次重觸發(fā)存儲測試系統(tǒng)的設計
多次重觸發(fā)技術(shù)應用于多種場合,如一個30齒的齒輪,設齒輪嚙臺系數(shù)為1.2,若測量其中1齒多次嚙合時的應力,則1齒的嚙合時間只占齒輪轉(zhuǎn)l圈時間的1.2/3...
2019-01-15 標簽:轉(zhuǎn)換器cpld存儲器 2.9k 0
FPGA(現(xiàn)場可編程門陣列)和CPLD(復雜可編程邏輯器件)都是可編程邏輯器件,但它們在多個方面存在顯著的區(qū)別。
電氣自動化和過程自動化及自動檢測領(lǐng)域常常用到頻率電壓變換器F/V,需要將頻率信號轉(zhuǎn)換為電壓信號。F/V變換器的實現(xiàn)方法一般有3種:一是基于專用F/V轉(zhuǎn)換...
基于W77E58單片機和EPM7128芯片實現(xiàn)雷達網(wǎng)絡測控系統(tǒng)的設計
系統(tǒng)單片機模塊采用Winbond公司的高性能51兼容內(nèi)核單片機W77E58實現(xiàn)系統(tǒng)控制。該單片機具有兩個相互獨立的串口,便于與外設通信,同時芯片支持高達...
基于復雜可編程邏輯器件的VME總線接口邏輯系統(tǒng)的設計
機載計算機的幾何結(jié)構(gòu)一般采用高強度機箱和底板來連接各功能模塊。底板總線類型大部分采用VME總線規(guī)范。VME總線是1981年Motorola等公司為歐洲板...
基于FPGA器件采用分布式算法實現(xiàn)FIR濾波器及仿真研究分析
FIR(finite impulse response)濾波器是數(shù)字信號處理系統(tǒng)中最基本的元件,它可以在保證任意幅頻特性的同時具有嚴格的線性相頻特性,同...
基于CPLD芯片MAX7000AE實現(xiàn)TDI/CCD驅(qū)動時序的設計
電荷耦合器件(CCD)作為新興固體成像器件,具有體積小、重量輕、分辨率高、靈敏度高、可靠性好等優(yōu)點,廣泛應用于圖像傳感、景物識別、非接觸測量等領(lǐng)域。TD...
基于DSP技術(shù)和FPGA器件構(gòu)造空間太陽望遠鏡星載圖像處理系統(tǒng)
系統(tǒng)的外圍接口如圖1。處理系統(tǒng)接收來自CCD單元的圖像數(shù)據(jù)和同步信號,同時向CCD單元提供復位、曝光開始、數(shù)據(jù)讀出等控制信號;CEU是一個管理機,管理和...
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
隨著當今社會工作和生活節(jié)奏的加快,人們對許多電器、儀器、設備的自動化要求也越來越高,但現(xiàn)有的許多電器還不具備定時開啟和關(guān)閉功能,許多需要在固定時間開關(guān)的...
2015-03-18 標簽:CPLD應用電路開關(guān)控制 2.7k 0
可編程邏輯芯片EQ6GL9的典型技術(shù)參數(shù)
中科億海微神針系列可編程邏輯芯片EQ6GL9具有小尺寸和超低靜態(tài)功耗的顯著優(yōu)勢,最小尺寸為11mm×11mm,最低靜態(tài)電流為2mA,支持塑封和陶封兩種封...
基于CPLD器件和ARM+單片機實現(xiàn)數(shù)據(jù)采集系統(tǒng)的設計
傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機,系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學運算能力差;受限于計算機插槽數(shù)量和中斷資源;不便于連接與安裝;易受機...
大唐電信FPGA/CPLD數(shù)字電路設計經(jīng)驗分享(4)
當你需要將FPGA/CPLD內(nèi)部的信號通過管腳輸出給外部相關(guān)器件的時候,如果不影響功能最好是將這些信號通過用時鐘鎖存后輸出。因為通常情況下一個板子是工作...
基于DSP芯片TMS320LF2407A和EPM570T100C5N實現(xiàn)多路數(shù)據(jù)采集系統(tǒng)設計
由于多路模擬開關(guān)映射到DSP的I/O空間中的0X8000-0XFFFF之間,所以在DSP程序中,對0X8000-0XFFFF之間進行一個讀操作,由DSP...
2020-12-23 標簽:dspcpld數(shù)據(jù)采集 2.7k 0
基于CPLD芯片EPM7128實現(xiàn)多功能測試系統(tǒng)的應用方案
該多功能測試箱是一種新型專用測試儀器,其用途是為某一專用產(chǎn)品進行調(diào)試、維護而設計開發(fā)的,本測試箱的研制成功為生產(chǎn)和使用該專用產(chǎn)品的單位提供一種快速、高效...
采用VHDL語言結(jié)合CPLD器件實現(xiàn)異步串行通訊控制器的設計
串行通信實際上就是兩臺電子設備之間一位一位地發(fā)送和接收數(shù)據(jù),它分為同步通信和異步通信兩類。異步串行通信無需數(shù)據(jù)時鐘、幀同步時鐘等時鐘信號,數(shù)據(jù)的發(fā)送和接...
如何使用Freeze技術(shù)實現(xiàn)低功耗設計
低功耗設計的實現(xiàn)是我們關(guān)注的焦點,現(xiàn)代企業(yè)越來越注重低功耗。因為,低功耗往往能為器件帶來更好的性能。在前文中,小編對FPGA低功耗設計有所闡述。為增進大...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |