完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12962個(gè) 瀏覽:637163次 帖子:8006個(gè)
基于FPGA和DDS技術(shù)的軟件無線電可控?cái)?shù)字調(diào)制器的設(shè)計(jì)
0 引言 軟件無線電是在無線通信領(lǐng)域提出的一種新的通信系統(tǒng)體系結(jié)構(gòu),其核心思想是以開放性、標(biāo)
基于FPGA的雙通道旋轉(zhuǎn)變壓器測(cè)角系統(tǒng)
O 引言 旋轉(zhuǎn)變壓器是一種電磁感應(yīng)式傳感器,用來測(cè)量旋轉(zhuǎn)物體的轉(zhuǎn)軸角位移和角速度,它由定子和
2010-10-08 標(biāo)簽:fpga旋轉(zhuǎn)變壓器 1.9k 0
基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)
O 引言 脈沖壓縮體制在現(xiàn)代雷達(dá)中被廣泛采用,通過發(fā)射寬脈沖來提高發(fā)射的平均功率,保證足夠的
2010-10-08 標(biāo)簽:fpga 2.9k 0
您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場(chǎng)卻斷斷續(xù)續(xù)出錯(cuò)?要不然就是有可能在您使用更高版本的工具鏈進(jìn)行編譯時(shí),它開始出錯(cuò)。您檢查自
2010-09-30 標(biāo)簽:FPGA 1.5k 0
基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式
DDS(Direct Digital Freqiaency Synthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對(duì)抗、電子測(cè)量等民用軍用設(shè)備中。...
隨著 10Gb 以太網(wǎng)發(fā)展趨于成熟,且業(yè)界甚至已開始期待 40GbE 和 100GbE 以太網(wǎng)的出現(xiàn),新一代網(wǎng)絡(luò)基礎(chǔ)架構(gòu)方興未艾。融合型網(wǎng)絡(luò)在流量處...
基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)
本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上,采用了基于SOPC技術(shù)的嵌入式解決方案,通過在FPGA中嵌入NioslI軟核處理器和所...
2010-09-24 標(biāo)簽:FPGA嵌入式系統(tǒng) 1.4k 0
FPGA的DDS調(diào)頻信號(hào)研究與實(shí)現(xiàn)
1 引言 直接數(shù)字頻率合成器(DDS)技術(shù),具有頻率切換速度快,很容易提高頻率分辨率、對(duì)硬件要求低、可編程全數(shù)...
2010-09-24 標(biāo)簽:FPGADDS調(diào)頻 1.9k 0
基于FPGA的機(jī)載三軸伺服控制器的設(shè)計(jì)優(yōu)化
目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心,但DSP的靈活性不如FPGA,且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會(huì)大打折扣,因...
愛特公司宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核,Acte
愛特公司(Actel Corporation)宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核,對(duì)抗差分功率分析(differential power ana...
FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法: 傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過調(diào)用FPGA/EPLD...
基于上位機(jī)與FPGA開發(fā)板的光纖通道接口適配器
隨著存儲(chǔ)技術(shù)的迅速發(fā)展,存儲(chǔ)容量得到了迅速的增長(zhǎng),存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì),然而,在光纖傳輸要受到光纖通道接
基于FPGA的圖像增強(qiáng)視頻處理系統(tǒng)
圖像增強(qiáng)處理有很強(qiáng)的針對(duì)性,沒有統(tǒng)一的評(píng)價(jià)標(biāo)準(zhǔn),從一般的圖片、視頻欣賞角度來說,濾除噪聲、擴(kuò)展對(duì)比度、銳化以及色彩增強(qiáng)等處理能顯著提升視覺效果。
2010-09-15 標(biāo)簽:FPGA圖像增強(qiáng) 2.2k 0
傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能,不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問題,本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FP...
FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)
隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從...
2010-09-10 標(biāo)簽:fpgacpld狀態(tài)機(jī) 1.6k 0
FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn),并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu),從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB...
ASIC設(shè)計(jì)轉(zhuǎn)FPGA時(shí)的注意事項(xiàng)
FPGA原型驗(yàn)證和其他驗(yàn)證方法是不同的,任何一種其他驗(yàn)證方法都是ASIC驗(yàn)證中的一個(gè)環(huán)節(jié),而FPGA驗(yàn)證卻是一個(gè)過程。由于FPGA與ASIC在結(jié)構(gòu)、性能...
9/7二維離散小波變換的系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)
美國(guó)空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(簡(jiǎn)稱CCSDS)于2005年推出一套適用于空間領(lǐng)域的圖像壓縮標(biāo)準(zhǔn),標(biāo)準(zhǔn)使用了離散小波變換為核心算法,推薦使用9/7整數(shù)離...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |