完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:254個 瀏覽:51968次 帖子:250個
鋯石FPGA A4_Nano開發(fā)板視頻:ROM IP核的使用講解
ROM 是 read only memory的簡稱,表示只讀存儲器。只讀存儲器(ROM)是一種在正常工作時其存儲的數(shù)據(jù)固定不變,其中的數(shù)據(jù)只能讀出,不能...
鋯石FPGA A4_Nano開發(fā)板視頻:FIFO IP核的使用講解
FIFO是隊列機制中最簡單的,每個接口上都存在FIFO隊列,表面上看FIFO隊列并沒有提供什么QoS(Quality of Service,服務(wù)質(zhì)量)保...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核JTAG-UART的講解
JTAG UART是要自己添加的一個IP核,通常用來是實現(xiàn)PC和Nios II系統(tǒng)間的串行通信接口,它用于字符的輸入輸出,在Nios II的開發(fā)調(diào)試過程...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核SystemID的講解
System ID用來在區(qū)域內(nèi)唯一標(biāo)識主機或路由器。在設(shè)備的實現(xiàn)中,它的長度固定為48bit(6字節(jié))。一般情況下,我們采用設(shè)備的router-id轉(zhuǎn)換...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核UART的理論原理講解
UART將要傳輸?shù)馁Y料在串行通信與并行通信之間加以轉(zhuǎn)換。作為把并行輸入信號轉(zhuǎn)成串行輸出信號的芯片,UART通常被集成于其他通訊接口的連結(jié)上。
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核SPI的理論原理講解
SPI是串行外設(shè)接口(Serial Peripheral Interface)的縮寫,是一種高速的,全雙工,同步的通信總線,并且在芯片的管腳上只占用四根...
鋯石FPGA A4_Nano開發(fā)板視頻:內(nèi)置IP核USRT的應(yīng)用實戰(zhàn)講解-中斷
UART是一種通用串行數(shù)據(jù)總線,用于異步通信。該總線雙向通信,可以實現(xiàn)全雙工傳輸和接收。在嵌入式設(shè)計中,UART用于主機與輔助設(shè)備通信,如汽車音響與外接...
鋯石FPGA A4_Nano開發(fā)板視頻:定制最基本LED的IP核
IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語言描述的功能塊,但是并不涉及用什么具體電路元件實現(xiàn)這些功能。固IP是完...
鋯石FPGA A4_Nano開發(fā)板視頻:DA外設(shè)IP核定制
IP核有三種不同的存在形式:HDL語言形式,網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核:軟核、固核和硬核。這種分類主要依據(jù)產(chǎn)品交付的方式,而這三...
鋯石FPGA A4_Nano開發(fā)板視頻:LED的IP核應(yīng)用
利用IP核設(shè)計電子系統(tǒng),引用方便,修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán),盡管IP核的市場活動還不規(guī)范,但是仍有許多集成...
鋯石FPGA A4_Nano開發(fā)板視頻:DA外設(shè)IP核制作
IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語言描述的功能塊,但是并不涉及用什么具體電路元件實現(xiàn)這些功能。固IP是完...
鋯石FPGA A4_Nano開發(fā)板視頻:紅外IP核的定制
根據(jù)IP使用的劃分,IP建立者可按下列三種形式設(shè)計IP:可再用、可重定目標(biāo)以及可配置??稍儆肐P是著眼于按各種再使用標(biāo)準(zhǔn)定義的格式和快速集成的要求而建立...
鋯石FPGA A4_Nano開發(fā)板視頻:PS/2外設(shè)IP核的定制
PS/2接口是輸入裝置接口,而不是傳輸接口。所以PS2口根本沒有傳輸速率的概念,只有掃描速率。在Windows環(huán)境下,ps/2鼠標(biāo)的采樣率默認(rèn)為60次/...
鋯石FPGA A4_Nano開發(fā)板視頻:AD IP核的定制
利用IP核設(shè)計電子系統(tǒng),引用方便,修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán),盡管IP核的市場活動還不規(guī)范,但是仍有許多集成...
鋯石FPGA A4_Nano開發(fā)板視:PS/2外設(shè)IP核的應(yīng)用
IP核有三種不同的存在形式:HDL語言形式,網(wǎng)表形式、版圖形式。分別對應(yīng)我們常說的三類IP內(nèi)核:軟核、固核和硬核。這種分類主要依據(jù)產(chǎn)品交付的方式,而這三...
FPGA之軟核演練篇:內(nèi)置IP核之UART的應(yīng)用實戰(zhàn)講解-中斷
UART作為異步串口通信協(xié)議的一種,工作原理是將傳輸數(shù)據(jù)的每個字符一位接一位地傳輸。是對應(yīng)各種異步串行通信口的接口標(biāo)準(zhǔn)和總線標(biāo)準(zhǔn),它規(guī)定了通信口的電氣特...
基于ZYNQ FPGA與PC的IP設(shè)計與驗證方案(7)
Zynq-7000系列的可編程結(jié)構(gòu)經(jīng)定制可以最大化系統(tǒng)級性能,滿足特定應(yīng)用的各種需求。該套件提供了包括開發(fā)工具、AMB4AXI4即插即用IP核和總線功能...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |