完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語言(HDL:Hardware Description Language),以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:716個(gè) 瀏覽:114540次 帖子:949個(gè)
SystemVerilog在硬件設(shè)計(jì)部分有哪些優(yōu)勢(shì)
談到SystemVerilog,很多工程師都認(rèn)為SystemVerilog僅僅是一門驗(yàn)證語言,事實(shí)上不只如此。傳統(tǒng)的Verilog和VHDL被稱為HDL...
SystemVerilog:處理信號(hào)雙驅(qū)動(dòng)問題解析
在SystemVerilog中,類型可以分為線網(wǎng)(net)和變量(variable)。線網(wǎng)的賦值設(shè)定與Verilog的要求相同,即線網(wǎng)賦值需要使用連續(xù)賦...
Verilog:for循環(huán)的綜合實(shí)現(xiàn)
采用for循環(huán)語句,逐個(gè)bit位判斷是否為1,為1則累加,否則保持不變,最終輸出輸入信號(hào)中1的數(shù)量。
2023-10-09 標(biāo)簽:Verilogfor循環(huán) 4.1k 0
Verilog編碼過程中會(huì)存在有規(guī)律的代碼,其中不少代碼不適合用for循環(huán)實(shí)現(xiàn)。如MAC、PCS模塊里就有很多重復(fù)有規(guī)律的模塊例化,此時(shí)使用Perl循環(huán)...
FPGA相比MCU而言,在數(shù)據(jù)位操作上有很明顯的優(yōu)勢(shì)。FPGA支持任意位拼接以及數(shù)據(jù)截取操作。本篇主要是總結(jié)和分享一些對(duì)數(shù)據(jù)位操作的實(shí)用語法技巧。內(nèi)容不...
上一篇文章《暗藏玄機(jī)的SV隨機(jī)化》介紹了SystemVerilog的各種隨機(jī)化方法,本文將在其基礎(chǔ)上引入SystemVerilog的隨機(jī)約束方法(con...
位寬不匹配會(huì)導(dǎo)致綜合產(chǎn)生的網(wǎng)表與個(gè)人預(yù)期差異較大,導(dǎo)致功能不正確。VCS仿真能及時(shí)發(fā)現(xiàn)問題,但VCS仿真存在部分場(chǎng)景沒有覆蓋的問題,因此僅僅通過VCS仿...
數(shù)碼管的顯示原理及其實(shí)現(xiàn)方式
在數(shù)字FPGA電路中,作為入門級(jí)別的外設(shè)除LED燈外,數(shù)碼管算是使用頻率最多、應(yīng)用范圍最廣的一個(gè)核心集成外設(shè)了,因此學(xué)習(xí)數(shù)碼管的使用非常有必要,下面一起...
1、常量 整數(shù) :整數(shù)可以用二進(jìn)制數(shù)b或B,八進(jìn)制o或O,十進(jìn)制d或D,十六進(jìn)制h或H表示,例如:8‘b10101010表示8位位寬的二進(jìn)制數(shù); x和z...
基于循環(huán)隊(duì)列的FIFO緩存實(shí)現(xiàn)
FIFO緩存是介于兩個(gè)子系統(tǒng)之間的彈性存儲(chǔ)器,其概念圖如圖1所示。它有兩個(gè)控制信號(hào),wr和rd,用于讀操作和寫操作。當(dāng)wr被插入時(shí),輸入的數(shù)據(jù)被寫入緩存...
VHDL與Verilog硬件描述語言TestBench的編寫
VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計(jì)中使用的非常普遍,無論是哪種語言,仿真都是必不可少的。而且隨著設(shè)計(jì)復(fù)雜度的提高,仿真工具的重要性就越...
對(duì)于軟硬件技術(shù)開發(fā)人員,ZYNQ是比較好的入門級(jí)FPGA,你可以在FPGA上用verilog編寫RTL代碼,也可以在ARM中用C語言編寫應(yīng)用程序。而入手...
奇偶校驗(yàn)器的設(shè)計(jì)方法和特點(diǎn)
奇偶校驗(yàn)是一種簡(jiǎn)單、實(shí)現(xiàn)代價(jià)小的檢錯(cuò)方式,常用在數(shù)據(jù)傳輸過程中。對(duì)于一組并行傳輸?shù)臄?shù)據(jù)(通常為8比特),可以計(jì)算岀它們的奇偶校驗(yàn)位并與其一起傳輸。接收端...
2023-09-05 標(biāo)簽:Verilog計(jì)數(shù)器奇偶校驗(yàn)器 4.1k 0
verilog-2005和systemverilog-2017標(biāo)準(zhǔn)規(guī)范
作為邏輯工程師,在FPGA和數(shù)字IC開發(fā)和設(shè)計(jì)中,一般采用verilog,VHDL或SystemVerilog等作為硬件描述語言進(jìn)行工程設(shè)計(jì),將一張白板...
將設(shè)計(jì)和驗(yàn)證從邏輯上和時(shí)間上分開,使得兩個(gè)小組可以相對(duì)獨(dú)立。
2023-09-01 標(biāo)簽:接口IC設(shè)計(jì)Verilog 2.7k 0
Testbench的基本組成和設(shè)計(jì)規(guī)則
??對(duì)于小型設(shè)計(jì)來說,最好的測(cè)試方式便是使用TestBench和HDL仿真器來驗(yàn)證其正確性。一般TestBench需要包含這些部分:實(shí)例化待測(cè)試設(shè)計(jì)、使...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |