完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vitis
Vitis Model Composer 是一款 Xilinx 工具包,支持在 MATALB? 和 Simulink? 環(huán)境中進(jìn)行快速設(shè)計探索和驗證,并加速 Xilinx 器件的量產(chǎn)。
文章:96個 瀏覽:8374次 帖子:21個
全新AMD Vitis統(tǒng)一軟件平臺2025.2版本發(fā)布
AMD Vitis統(tǒng)一軟件平臺 2025.2 版現(xiàn)已推出,此版本為使用 AMD Versal AI Engine 的高性能 DSP 應(yīng)用提供了更出色的設(shè)...
AMD Vitis AI 5.1測試版現(xiàn)已開放下載
AMD Vitis AI 5.1全新發(fā)布——新增了對 AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI ...
2025-11-08 標(biāo)簽:amd神經(jīng)網(wǎng)絡(luò)Vitis 1.3k 0
全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的...
全新AMD Vitis統(tǒng)一軟件平臺2024.2版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺 2024.2 版本已于近期推出。
AMD Vitis統(tǒng)一軟件平臺2024.1全新發(fā)布
通過新版本,系統(tǒng)架構(gòu)師和開發(fā)者可以進(jìn)一步優(yōu)化設(shè)計開發(fā)流程,同時提升整體系統(tǒng)性能。
Vitis AI 平臺是為 AMD 器件、板卡及 Alveo 數(shù)據(jù)中心加速卡提供的一款綜合 AI 推斷開發(fā)平臺。它包括一系列豐富的 AI 模型、優(yōu)化的深...
2023-07-14 標(biāo)簽:處理器amd數(shù)據(jù)中心 1.8k 0
Vitis? Model Composer 2023.1現(xiàn)已更新
Vitis Model Composer 是一個基于模型的設(shè)計工具,不僅可在 MathWorks MATLAB 和 Simulink 環(huán)境中進(jìn)行快速設(shè)計...
Xilinx的Zynq ? UltraScale+ ? RFSoC系列器件是真正具有開創(chuàng)性的一類設(shè)備,它將射頻數(shù)據(jù)轉(zhuǎn)換器與信號設(shè)備中的高性能處理系統(tǒng)和可...
控制內(nèi)核在 AI 引擎陣列中的相對布局,從而提升性能,提高利用率。
開啟無限可能的世界:Vitis HLS 前端現(xiàn)已全面開源
賽靈思一直致力于支持開源計劃的不斷飛躍,為幫助開發(fā)人員和研發(fā)社區(qū)充分發(fā)揮自適應(yīng)計算的優(yōu)勢,我們再次做出了令人振奮的舉措: 在 GitHub 上開放提供 ...
在Kernel Estimate報告中,可以看到,Target Clock已經(jīng)按要求設(shè)置成200Mhz. 說明 Vitis_HLS是按照200Mhz的要...
Vitis Vision庫是OpenCV和Vision功能的加速庫,可在Vitis環(huán)境中使用,這些庫的L1目錄是示例設(shè)計。為了適應(yīng)各種用戶環(huán)境,從202...
在Zynq開發(fā)時,在Vivado中新建Zynq硬件平臺,加入DMA、AXI接口模塊,在進(jìn)行構(gòu)建軟件系統(tǒng)之前,通常需要對硬件平臺進(jìn)行驗證,檢測模塊新建過程...
從官網(wǎng)能夠很輕松的下載到vitis的安裝包,可以下載Installer進(jìn)行自動下載安裝,也可以下載整個文件的壓縮包,通過其中的setup進(jìn)行安裝。
HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面
Q1 HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面?需要把.xo文件解壓,然后把文件夾導(dǎo)入到Vitis Kernel/src文件夾下嗎? 這下圖中,將...
如何基于Vitis中把設(shè)置信息傳遞到底層的Vivado
在Vitis 統(tǒng)一軟件平臺中使用v++ -link命令,可以把各種類型Kernel(C, C++, OpenCL C, 以及 RTL)的對象文件(.XO...
2021-07-28 標(biāo)簽:Vitis 3k 0
如何在 Vitis 中調(diào)試 Zynq UltraScale 器件啟動鏡像
在本篇博文中,我們將探討如何在 Vitis 中調(diào)試 Zynq UltraScale 器件啟動鏡像。這些啟動鏡像包括 ARM 可信固件 (ATF) 和 U...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |