近年來(lái)對(duì)芯片的高速數(shù)據(jù)處理的要求，使得許多芯片內(nèi)部都已經(jīng)搭載了高速IF的功能。但是，也正是由于它的高速性能造成芯片的測(cè)試變得非常的困難。對(duì)這類高速IF芯片的初期評(píng)價(jià)階段，一般采用的是多種計(jì)測(cè)器的綜合評(píng)價(jià)。但是針對(duì)多管腳的高速IF芯片，單純利用計(jì)測(cè)器的測(cè)定，會(huì)面對(duì)許多問(wèn)題。

　　T6683+5G Option

　　為了實(shí)現(xiàn)精確的高速差分串行信號(hào)測(cè)試，我們開發(fā)了可以對(duì)應(yīng)最大5Gbps差分信號(hào)的ATE用高速測(cè)試選件。這次開發(fā)的可以提供最大5Gbps的高速專用PE(圖1)，內(nèi)藏于ATE系統(tǒng)中，其包括：64個(gè)高速輸入專用通道+ 64個(gè)高速輸出專用通道的Dr·Cp(驅(qū)動(dòng)·比較)以及10：1的MUX/DEMUX。采用的ATE系統(tǒng)為愛德萬(wàn)測(cè)試的高速SoC測(cè)試系統(tǒng)T6683。T6683擁有1024個(gè)IO通道以外，還有1024個(gè)輸出專用通道。與前面介紹的由計(jì)測(cè)器組成的測(cè)試系統(tǒng)比較起來(lái)，可以容易地控制系統(tǒng)時(shí)序的同步。另外，也可以容易地對(duì)通道間的個(gè)別相位進(jìn)行調(diào)整。 表1列出了5G選件的主要技術(shù)式樣。

　　個(gè)別特殊測(cè)試要求對(duì)應(yīng)XDR

　　5G選件采用的是10：1MUX，也可以設(shè)定為8：1。由于XDR的Idling狀態(tài)時(shí)的差分輸出的Pos/Neg兩方電壓需要固定為同一值上，5G選件的Pos/Neg的兩輸出電壓可以根據(jù)需要嚴(yán)格地固定在同一電壓值。這個(gè)電壓控制是由8:1模式時(shí)沒有用到的另外2個(gè)Bit來(lái)進(jìn)行。

　　高速測(cè)試系統(tǒng)的基本技術(shù)

　　對(duì)于超過(guò)數(shù)Gbps的信號(hào)處理，高速信號(hào)專用芯片技術(shù)、高速信號(hào)傳送技術(shù)等非常重要。近年來(lái)芯片的設(shè)計(jì)/制造技術(shù)的發(fā)展使得芯片本身對(duì)高速信號(hào)的處理性能有了很大的提高，因此從芯片將高速信號(hào)輸出后的傳送問(wèn)題成為了高速信號(hào)處理的重點(diǎn)。如何能夠把GHz的高速信號(hào)，以最小Jitter及最小衰減的性能在與芯片之間傳送/接收是要面對(duì)的最重要的課題。在下面我們要針對(duì)高速測(cè)試系統(tǒng)必要的基礎(chǔ)要素技術(shù)進(jìn)行探討。

　　(1)時(shí)鐘(Timing)發(fā)生

　　(2)測(cè)試系統(tǒng)PE到被測(cè)芯片之間的高速信號(hào)傳送