91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Altera在外面尋找的HDL工具

PCB線路板打樣 ? 來源:zpwsmile ? 作者:zpwsmile ? 2020-02-12 12:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Altera尋找HDL工具

SANTA CRUZ,加利福尼亞州Altera公司已宣布OEM交易,以轉(zhuǎn)售合成和模擬產(chǎn)品,這是對第三方EDA工具的最強(qiáng)支持Synopsys和Mentor Graphics的工具。這些交易強(qiáng)調(diào)了基于HDL的合成和仿真在高密度FPGA設(shè)計中日益增長的重要性。

作為Quartus和Max + Plus II開發(fā)環(huán)境的一部分,Altera將提供Synopsys的FPGA Express或Mentor的Exemplar LeonardoSpectrum選擇。綜合工具。 Altera還將提供Mentor的Model Technology ModelSim VHDL和Verilog仿真器。

Altera工具定價將保持相同,基于PC的許可證每年訂購2,000美元,Synopsys和Mentor工具將在3月份作為升級發(fā)送給大約20,000名當(dāng)前用戶,這是最大的注入之一迄今為止基于HDL的設(shè)計工具。 OEM工具僅適用于Altera器件。

Altera歷來選擇進(jìn)行自己的工具開發(fā),目前提供自己的VHDL和Verilog綜合作為Quartus和Max + Plus II封裝的一部分。 Altera市場營銷高級副總裁Erik Cleage表示,該公司已經(jīng)意識到第三方綜合工具在高密度邏輯方面做得更好。

“我們認(rèn)為這對我們有利為客戶帶來最好的性能,以及這些第三方工具的形式,“Cleage說。 “它還允許我們對我們的綜合開發(fā)進(jìn)行優(yōu)先排序,以支持改進(jìn)布局和布線工具,我們認(rèn)為我們可以最好地利用性能?!?/p>

Altera不提供HDL仿真器,到目前為止在其客戶群中看到非常有限的HDL仿真使用。但該公司認(rèn)為模擬將隨著密度的增長而變得越來越重要,這就是為什么Altera選擇引入ModelSim工具,Cleage說。

播種基地
Altera以來定價遠(yuǎn)低于Synopsys或Mentor對獨(dú)立產(chǎn)品的收費(fèi),這些公司不能指望從OEM交易中賺到很多錢。但Mentor HDL部門總經(jīng)理兼副總裁Anne Wagner表示,獲得Altera巨大客戶群的工具是一個很好的策略。

“現(xiàn)在我們與所有主要的FPGA公司簽訂了OEM協(xié)議,”她說過。 “這使我的FPGA設(shè)計工具掌握在超過85%的設(shè)計師手中。對于我們來說,這對我們來說是一個很好的交易,對我們來說是一個很大的商機(jī)?!?/p>

作為OEM交易一部分的Synopsys和Mentor工具僅提供Altera器件的庫。因此,兩家公司都認(rèn)為有些用戶需要付費(fèi)才能升級到成熟的獨(dú)立工具以獲得通用設(shè)備支持。

Cleage注意到Altera在幾年前僅在Verilog中轉(zhuǎn)售了Exemplar合成,之后該公司開發(fā)了自己的Verilog合成。 Altera去年還與Synopsys合作創(chuàng)建了Altera特定版本的FPGA編譯器,該版本可供Synopsys Design Compiler用戶免費(fèi)使用。

然而,最新的OEM協(xié)議是Altera最廣泛的術(shù)語第三方EDA工具。 “這是我們部署第三方功能的理念上的改變,”Cleage表示。

截至今天,Cleage說,大多數(shù)使用Altera Flex和Apex設(shè)備的設(shè)計人員使用HDL綜合。大多數(shù)使用較不復(fù)雜的Max器件的大多數(shù)都使用Altera的AHDL語言或原理圖輸入。但是使用HDL模擬的情況要少得多,因?yàn)橛脩艨梢院唵蔚貙υO(shè)備進(jìn)行編程,插入設(shè)備,看看是否有效。

“有些人認(rèn)為更少模擬并充分利用可編程性,“克利奇說。 “坦率地說,我們推動了這一觀點(diǎn)。但很明顯,人們越來越傾向于模擬?!?/p>

Altera承諾Synopsys和Mentor工具將與Quartus和Max + Plus II緊密集成。 Altera工具營銷總監(jiān)Dave Greenfield說:“從一個工具到另一個工具,它將更加流暢,并且可以更有效地傳遞參數(shù)?!?/p>

但是, Greenfield表示,Altera設(shè)計人員仍然可以“非常有效地”使用其他第三方綜合和仿真工具。

Synopsys和Mentor工具將于2000年3月推出所有新訂閱,并將作為升級發(fā)送當(dāng)時發(fā)貨給訂戶。 Altera每年為基于PC的許可證收費(fèi)2,000美元,基于Unix的許可證收費(fèi)2,995美元。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Altera
    +關(guān)注

    關(guān)注

    37

    文章

    822

    瀏覽量

    158772
  • VHDL代碼
    +關(guān)注

    關(guān)注

    2

    文章

    13

    瀏覽量

    21054
  • 華強(qiáng)pcb線路板打樣

    關(guān)注

    5

    文章

    14629

    瀏覽量

    44644
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Altera即將亮相Embedded World 2026

    在 2026 國際嵌入式展 (Embedded World 2026) 上,全球最大專注于 FPGA 的解決方案提供商 Altera ,將展示 Agilex FPGA 如何專為物理 AI (Physical AI) 系統(tǒng)的實(shí)時處理需求而設(shè)計。
    的頭像 發(fā)表于 03-09 09:46 ?366次閱讀

    Verilog HDL語法學(xué)習(xí)筆記

    Verilog HDL 語 言 最 初 是 作為 Gateway Design Automation 公 司 ( Gateway DesignAutomation 公司后來被著名的 Cadence Design Systems 公司收購)模擬器產(chǎn)品開發(fā)的硬件建模語言。
    的頭像 發(fā)表于 03-04 15:04 ?5281次閱讀
    Verilog <b class='flag-5'>HDL</b>語法學(xué)習(xí)筆記

    Altera攜手合作伙伴共建FPGA創(chuàng)新未來

    2025 年初,全球 FPGA 創(chuàng)新領(lǐng)導(dǎo)者 Altera 正式啟動了 “Altera 解決方案合作伙伴加速計劃”,旨在強(qiáng)大的生態(tài)系統(tǒng)支持下,助力企業(yè)打破壁壘,提速創(chuàng)新引擎,加快產(chǎn)品上市并高效拓展業(yè)務(wù)。
    的頭像 發(fā)表于 12-19 09:41 ?1949次閱讀

    Altera CEO Raghib Hussain首次訪華圓滿落幕

    近日,Altera 首席執(zhí)行官 (CEO) Raghib Hussain 一行蒞臨中國,開啟上任后的首次訪華之旅。作為全球最大專注于 FPGA 的解決方案提供商,Altera 始終將中國視為公司全球戰(zhàn)略的重要組成部分。
    的頭像 發(fā)表于 11-10 16:40 ?612次閱讀

    使用Simulink自動生成浮點(diǎn)運(yùn)算HDL代碼(Part 1)

    引言 想要實(shí)現(xiàn)浮點(diǎn)運(yùn)算功能,如果自己寫Verilog代碼,需要花費(fèi)較多的時間和精力。好在Simulink HDL Coder工具箱提供了自動代碼生成技術(shù)。下圖展示了HDL Coder如何生成浮點(diǎn)運(yùn)算
    發(fā)表于 10-22 06:48

    Altera任命Sandeep Nayyar為首席財務(wù)官

    近日,全球最大專注于 FPGA 的解決方案提供商——Altera 宣布,任命 Sandeep Nayyar 為公司首席財務(wù)官。
    的頭像 發(fā)表于 10-14 10:27 ?755次閱讀

    Altera進(jìn)一步擴(kuò)展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗(yàn)

    響應(yīng)市場變化。同時,通過持續(xù)投入渠道與生態(tài)合作伙伴建設(shè),穩(wěn)步升級全棧 FPGA 產(chǎn)品與工具,我們也正讓 FPGA 技術(shù)變得更易獲取和使用。Altera 致力于通過高性能、低延遲、能效優(yōu)化的架構(gòu),加速
    發(fā)表于 10-13 11:08 ?1431次閱讀
    <b class='flag-5'>Altera</b>進(jìn)一步擴(kuò)展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗(yàn)

    銀湖資本完成對Altera 51%股權(quán)的收購

    今天,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布,全球技術(shù)投資巨頭銀湖資本(Silver Lake)已完成對 Altera 51% 股權(quán)的收購,該股權(quán)原由英特爾公司持有。同時,英特爾將保留 Altera 49% 的股權(quán),
    的頭像 發(fā)表于 09-24 16:51 ?3658次閱讀

    使用Altera SoC FPGA提升AI信道估計效率

    開銷急劇擴(kuò)大,導(dǎo)致上行帶寬的利用率出現(xiàn)瓶頸。 ? 為應(yīng)對這一挑戰(zhàn),Altera 正依托?Agilex SoC FPGA,提供由 AI 驅(qū)動的 CSI 壓縮解決方案。結(jié)合 Altera 的?FPGA
    的頭像 發(fā)表于 08-26 16:27 ?3637次閱讀

    Altera Agilex? 3 FPGA和SoC FPGA

    Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和SoC FPGA使創(chuàng)新者能夠?qū)⒊杀緝?yōu)化的設(shè)計提升到更高的性能水平。Agilex
    的頭像 發(fā)表于 08-06 11:41 ?4156次閱讀
    <b class='flag-5'>Altera</b> Agilex? 3 FPGA和SoC FPGA

    Altera Agilex 3 FPGA和SoC產(chǎn)品介紹

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影響性能的前提下顯著提高成本效益。其通過出色的 Hyperflex FPGA 架構(gòu)、先進(jìn)的收發(fā)器技術(shù)、更高的集成度和更強(qiáng)大的安全
    的頭像 發(fā)表于 06-03 16:40 ?1589次閱讀
    <b class='flag-5'>Altera</b> Agilex 3 FPGA和SoC產(chǎn)品介紹

    Altera大學(xué)成立,助力FPGA教學(xué)發(fā)展與人才培養(yǎng)

    近日,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布成立 Altera 大學(xué),旨在以高效、便捷的方式助力 FPGA 教學(xué)發(fā)展與人才培養(yǎng)。Altera 大學(xué)為高校教授、科研人員和廣大學(xué)子提供精心設(shè)計的課程、豐富的軟件
    的頭像 發(fā)表于 04-19 11:26 ?1177次閱讀

    FPGA Verilog HDL語法之編譯預(yù)處理

    Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(它們不是一般
    的頭像 發(fā)表于 03-27 13:30 ?1443次閱讀
    FPGA Verilog <b class='flag-5'>HDL</b>語法之編譯預(yù)處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語言,用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建?!,F(xiàn)實(shí)生活中多用于專用集成電路
    的頭像 發(fā)表于 03-17 15:17 ?4307次閱讀
    一文詳解Verilog <b class='flag-5'>HDL</b>

    Altera發(fā)布最新FPGA產(chǎn)品和開發(fā)工具套件

    在 2025 國際嵌入式展(Embedded World 2025)上,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 發(fā)布了專為嵌入式開發(fā)者打造的最新可編程解決方案,以進(jìn)一步突破智能邊緣領(lǐng)域的創(chuàng)新
    的頭像 發(fā)表于 03-12 09:47 ?2589次閱讀