3D NAND閃存高密度技術正變得越來越激進。3D NAND閃存密度和容量的提高主要通過增加垂直方向上堆疊的存儲器單元的數(shù)量來實現(xiàn)。通過這種三維堆疊技術和多值存儲技術（用于在一個存儲單元中存儲多個比特位的技術），實現(xiàn)了具有極大存儲容量的硅芯片。

目前，最先進的3D NAND閃存可在單個硅片上容納高達1Tbit或1.33Tbit的數(shù)據(jù)。

譬如，英特爾（Intel）和美光科技（Micron）的開發(fā)聯(lián)盟和三星電子各自將制造技術與64層堆棧和QLC（四層單元）技術相結合，該技術將4位數(shù)據(jù)存儲在一個存儲單元中。因此，實現(xiàn)了1Tbit存儲容量。

東芝存儲和西部數(shù)據(jù)公司（Western Digital）通過將QLC技術與制造技術相結合，堆疊了96層，開發(fā)出具有1.33 Tbit的高容量硅芯片。1.33 Tbit是目前世界上最大的半導體存儲器存儲容量。

還開發(fā)了128層堆疊的3D NAND閃存。2019年6月，SK海力士將128層制造技術與TLC（三層單元）技術相結合，將3位數(shù)據(jù)存儲在一個存儲單元中，從而實現(xiàn)每個硅片的3D存儲容量。采用TLC堆疊方式使得3D閃存具有更高的存儲容量。

在過去的20年中，內存容量增加了1,000倍

回顧過去，傳統(tǒng)的2D NAND閃存主要通過小型化將其存儲容量擴展到128Gbit。MLC技術和TLC技術用于多級存儲。

3D NAND閃存技術的實際應用始于128Gbit，256Gbit或更高的存儲容量成為3D NAND技術的主導地位。多級存儲系統(tǒng)已通過TLC技術和QLC技術投入實際應用。

自2001年以來，NAND閃存的存儲密度（每硅片存儲容量）一直以每年1.41倍的速度增長。這相當于三年內存儲容量增加了四倍。令人驚訝的是，這種高速度持續(xù)了19年。

然而，現(xiàn)在人們都在關注3D NAND閃存的未來，半導體存儲研發(fā)界已經(jīng)聽說過。主要有兩個問題。

一個是堆疊層數(shù)量的增加來提高容量，這種方式將在不久的未來減緩或達到極限。另一個是多級存儲技術將通過QLC方法達到極限，并且每個存儲器單元的位數(shù)不能增加。

三星正式提到超過300個3D NAND閃存

然而，8月6日，主要的NAND供應商宣布了一系列路線圖和技術來克服這些問題。

存儲制造商三星電子于6月6日宣布，它將開始批量生產(chǎn)配備256Gbit 3D NAND閃存的SSD，在單個堆棧中有136層內存通孔。136層內存通孔是有史以來最大的層數(shù)。除了源極線和偽字線之外，存儲器單元串中的字線層的數(shù)量似乎是110到120。

值得一提的是，通過堆疊三個136層的單個堆疊，可以堆疊超過300個存儲器單元。三星表達如此樂觀的看法是很不尋常的。

300層的開發(fā)日期尚未公布，但研究已經(jīng)開始。

堆疊字線數(shù)量的路線圖

東芝內存已經(jīng)提到了過去通過存儲器通孔技術堆疊字線數(shù)量的可能性。2017年5月，IMW表示可以用200層實現(xiàn)2Tbit/die。截至2017年5月，3D NAND閃存技術字線堆棧的最大數(shù)量為64。

然而，在2018年8月，閃存行業(yè)盛會“閃存峰會（FMS）”中，SK海力士表示200層級是一個傳遞點，最終可以實現(xiàn)500層級。

2019年8月6日，SK海力士在FMS國際閃存會議上公布了其閃存路線圖，預計2020年推出176層的閃存，2025年500層，2030年800+層。800層原則上是可以實現(xiàn)8Tbit/die的層數(shù)。單個裸片就是1TB。

圖1：SK海力士NAND產(chǎn)品發(fā)展路線圖

多級存儲器最終達到5bit/cell

在當天的FMS會上，讓人驚訝的是，東芝存儲也宣布了兩項基本技術來提高3D NAND閃存的存儲密度。

圖2：通過東芝存儲的QLC（4位/單元）技術分配閾值電壓。

一種是多值存儲技術。該公司宣布將開發(fā)“PLC技術”，將5位數(shù)據(jù)存儲在一個存儲單元中。這聽起來是一個令在場聽眾超級震驚的消息。

圖3：東芝存儲公司推出的PLC（5位/單元）技術的閾值電壓分布。

傳統(tǒng)的多級存儲系統(tǒng)通常是QLC（四級單元）技術，其將4位數(shù)據(jù)存儲在一個存儲器單元中。在QLC技術中，在一個存儲器單元中寫入15級的閾值電壓。相鄰閾值電壓之間的差異很小并且調整非常困難。因此，QLC技術被認為是多級存儲的限制。

然而，東芝存儲已經(jīng)打破了這種信念。他們已經(jīng)展示了當在一個存儲器單元中寫入31個閾值電壓時的實驗結果。東芝聯(lián)合開發(fā)合作伙伴Western Digital也展示了一個包含5位/單元的多級內存。順便說一句，將QLC更改為PLC會使內存密度增加25％。

圖4：Western Digital的多級存儲方法解釋幻燈片。

雙倍內存密度的終極方法

另一種技術是通過將存儲器單元的字線分成兩半來將每個存儲器通孔的存儲器單元數(shù)量加倍。盡管很難制造，但存在原則上存儲密度加倍的優(yōu)勢。

東芝存儲展示了電荷陷阱（CT）單元和浮柵（FG）單元的橫截面觀察圖像，其中字線被分成兩半。

圖5：通過將存儲器單元字線分成兩半來將存儲器密度加倍。左邊是概念。右邊是原型單元結構和橫截面觀察圖像。

3D NAND閃存主要供應商開發(fā)的意愿似乎根本沒有削弱。毫無疑問，超高層，多值存儲和存儲器單元劃分是極其困難的技術。不過，可以說這個行業(yè)別無選擇，只能去做。