近日，西門子旗下業(yè)務(wù)Mentor宣布推出一種創(chuàng)新的可測試性設(shè)計(jì) (DFT) 自動(dòng)化方法 — Tessent Connect，可提供意圖驅(qū)動(dòng)的分層測試實(shí)現(xiàn)。與傳統(tǒng)的 DFT 方法相比，該方法可幫助 IC 設(shè)計(jì)團(tuán)隊(duì)以更少的資源實(shí)現(xiàn)更快的制造測試質(zhì)量目標(biāo)。

如今，通過集成專用的片上架構(gòu)（例如嵌入式壓縮、內(nèi)置自測試和 IEEE 1687 IJTAG 網(wǎng)絡(luò)），先進(jìn)的 IC 設(shè)計(jì)可以在制造測試和系統(tǒng)內(nèi)測試方面達(dá)到極高的缺陷覆蓋率。隨著 IC 設(shè)計(jì)規(guī)模不斷增長且越來越多片上 IP 被集成，工程師對(duì)層次化 DFT 方法的采用也在持續(xù)增加。這種方法將傳統(tǒng) DFT 流程分解成更小、更便于管理的要素。但是，改造現(xiàn)有流程和自動(dòng)化來使用層次化組件和技術(shù)通常會(huì)帶來一系列新問題，例如耗時(shí)、昂貴且效率低下等等。

Mentor 的 Tessent Connect 自動(dòng)化方法完全為支持層次化 DFT而設(shè)計(jì)，有助于消除這些設(shè)計(jì)效率低下的情況。借助 Tessent Connect，IC 設(shè)計(jì)人員能夠以更高級(jí)抽象的方式與 Tessent 軟件設(shè)計(jì)工具進(jìn)行交互，這種方式描述的是預(yù)期結(jié)果而不是分步指令。這種基于抽象的方法的優(yōu)點(diǎn)包括：實(shí)現(xiàn)跨不同 DFT 團(tuán)隊(duì)的無縫協(xié)作；即插即用的 IC 元件復(fù)用；大幅縮短周轉(zhuǎn)時(shí)間；實(shí)現(xiàn)很多耗時(shí)的設(shè)置、連接和模式生成任務(wù)的自動(dòng)化。

據(jù)悉，eSilicon 是 一家 FinFET 專用集成電路 (ASIC)、市場專用 IP 平臺(tái)和先進(jìn) 2.5D 封裝解決方案的領(lǐng)先提供商，也是Tessent Connect 的早期采用者之一。近期，eSilicon 利用 Tessent Connect 的高級(jí)自動(dòng)化功能在使能針對(duì)高度復(fù)雜的下一代 ASIC 的系統(tǒng)級(jí) DFT 測試和調(diào)試功能的同時(shí)，改善了 IC DFT 的實(shí)現(xiàn)成本并加快了產(chǎn)品的上市時(shí)間。

eSilicon 的 DFT 設(shè)計(jì)服務(wù)總監(jiān) Joseph Reynick給與了高度評(píng)價(jià)，他表示：“eSilicon 使用 Tessent Connect 來幫助完成我們緊迫的生產(chǎn)計(jì)劃并制造出業(yè)界領(lǐng)先的 IC，例如基于 eSilicon 的 neuASIC 7nm 平臺(tái)的機(jī)器學(xué)習(xí) IC，設(shè)計(jì)復(fù)雜度不斷增加，我們的系統(tǒng)/OEM 客戶的需求也隨之增長，他們不僅要求高質(zhì)量的 IC 制造測試，還需要有效的系統(tǒng)內(nèi)測試和功能調(diào)試能力。如今的 2.5D/3D 設(shè)備很復(fù)雜，直到我們的芯片在客戶系統(tǒng)中完整運(yùn)行（包括 DFT 和 IP 測試），我們才能批量供貨。如果沒有 Tessent DFT 產(chǎn)品組合以及 Tessent Connect 自動(dòng)化帶來的效率提升，我們很難應(yīng)對(duì)這些挑戰(zhàn)。”

此外，Mentor 近日還發(fā)布了 Tessent Connect Quickstart 程序，可提供針對(duì)性的專業(yè)見解和服務(wù)，幫助 IC 設(shè)計(jì)團(tuán)隊(duì)在使用 Tessent Connect 時(shí)全面優(yōu)化和自動(dòng)化其 DFT 流程。

西門子旗下業(yè)務(wù)Mentor 的Tessent產(chǎn)品系列副總裁兼總經(jīng)理Brady Benware 表示：“隨著設(shè)計(jì)規(guī)模的增長和質(zhì)量要求的日趨嚴(yán)格，我們的客戶也一直在尋求降低測試實(shí)現(xiàn)成本，Tessent Connect 和相應(yīng)的 Quickstart 程序?qū)椭覀兊目蛻魧?shí)現(xiàn) DFT 簽核的加速和自動(dòng)化?！?/p>