91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Intel重申未來將重新回到2年一個(gè)周期的工藝升級(jí)路線 5nm工藝研發(fā)也已經(jīng)開始

半導(dǎo)體動(dòng)態(tài) ? 來源:快科技 ? 作者:憲瑞 ? 2019-12-25 09:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Intel的聯(lián)合創(chuàng)始人戈登·摩爾是半導(dǎo)體業(yè)界黃金定律“摩爾定律”的提出者,Intel公司50多年來也是這一定律最堅(jiān)定的捍衛(wèi)者。但是這幾年來,Intel自己反而在制程工藝上掉隊(duì)了,甚至被小兄弟AMD用7nm超越了,今年的場(chǎng)面一度十分尷尬。

不過AMD對(duì)工藝趕超Intel一事也很意外,而且他們很清楚地知道Intel公司會(huì)搞定眼前的困難的,CPU架構(gòu)及工藝上絕不可能輕敵,Intel現(xiàn)在只是在進(jìn)度上落后了,并不代表他們沒技術(shù)。

日前Intel也給自己的2019年做了一個(gè)總結(jié),其中多次提到了摩爾定律及自家的工藝進(jìn)展。Intel指出2019年他們供應(yīng)了更多的芯片以滿足市場(chǎng)需求,其中10nm工藝的就有Ice Lake及Agilex FPGA兩款產(chǎn)品進(jìn)入了HVM大規(guī)模量產(chǎn)階段。

此外,Intel還重申他們?cè)谖磥頃?huì)重新回到2年一個(gè)周期的工藝升級(jí)路線上來,7nm工藝將在2021年推出,目前進(jìn)展順利,而5nm工藝研發(fā)也已經(jīng)開始,這些先進(jìn)的工藝將使得晶體管越來越小,集成度更高。

不過Intel依然沒有公布7nm及5nm工藝的具體細(xì)節(jié),我們現(xiàn)在知道的是7nm會(huì)是Intel首個(gè)使用EUV光刻技術(shù)的工藝,2021年首發(fā)于7nm Xe架構(gòu)的數(shù)據(jù)中心芯片Ponte Vecchio,至于5nm工藝的進(jìn)度及技術(shù)就欠奉了。

對(duì)Intel來說,2021年倒是好期待,但是難題在于2020年,10nm芯片今年只是出貨了面向移動(dòng)市場(chǎng)的低功耗版Ice Lake,高性能版的桌面版、服務(wù)器版Ice Lake要到明年下半年,在這之前14nm處理器還要再維持一兩代。
責(zé)任編輯:wv

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11279

    瀏覽量

    225033
  • intel
    +關(guān)注

    關(guān)注

    19

    文章

    3508

    瀏覽量

    191302
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    SMT工藝革新:高精度貼裝與微型化組裝的未來趨勢(shì)

    不良品的早期預(yù)警和精準(zhǔn)定位。這種智能化管理系統(tǒng)可以生產(chǎn)良率提升 5-10 個(gè)百分點(diǎn),同時(shí)大幅降低人工干預(yù)成本。 未來,SMT 工藝
    發(fā)表于 03-06 14:55

    0.2nm工藝節(jié)點(diǎn)的背后需要“背面供電”支撐

    電子發(fā)燒友網(wǎng)報(bào)道(文/梁浩斌)半導(dǎo)體制程在近幾年摩爾定律失效的聲音中依然高歌猛進(jìn),最近韓國(guó)半導(dǎo)體工程師學(xué)會(huì)ISE在2026半導(dǎo)體技術(shù)路線圖中,預(yù)測(cè)了未來15的半導(dǎo)體工藝演進(jìn)路徑,表示
    的頭像 發(fā)表于 01-03 05:58 ?7946次閱讀

    1600TOPS!美國(guó)新勢(shì)力車企自研5nm芯片,轉(zhuǎn)用激光雷達(dá)硬剛特斯拉

    電子發(fā)燒友網(wǎng)報(bào)道(文/梁浩斌)新勢(shì)力車企自研芯片似乎已經(jīng)成為個(gè)共識(shí),近年來,蔚來、小鵬陸續(xù)實(shí)現(xiàn)了自研自動(dòng)駕駛芯片的上車,理想預(yù)計(jì)2026
    的頭像 發(fā)表于 12-22 08:02 ?1.1w次閱讀
    1600TOPS!美國(guó)新勢(shì)力車企自研<b class='flag-5'>5nm</b>芯片,轉(zhuǎn)用激光雷達(dá)硬剛特斯拉

    中國(guó)首顆全功能空間計(jì)算芯片發(fā)布 極智G-X100 5nm工藝

    ,極智G-X100采用5nm工藝,chiplet架構(gòu)。彩色透視端到端延遲僅為9毫秒,創(chuàng)下全球最低延遲紀(jì)錄。
    的頭像 發(fā)表于 11-29 10:59 ?3038次閱讀
    中國(guó)首顆全功能空間計(jì)算芯片發(fā)布 極智G-X100 <b class='flag-5'>5nm</b><b class='flag-5'>工藝</b>

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    %。至少將GAA納米片提升幾個(gè)工藝節(jié)點(diǎn)。 2、晶背供電技術(shù) 3、EUV光刻機(jī)與其他競(jìng)爭(zhēng)技術(shù) 光刻技術(shù)是制造3nm、5nm工藝節(jié)點(diǎn)的高端半導(dǎo)
    發(fā)表于 09-15 14:50

    PCB工藝路線詳解:加成法 vs 減成法,文讀懂核心差異與未來趨勢(shì)

    “ ?隨著電子產(chǎn)品向高密度、輕薄化和高性能方向的不斷演進(jìn),作為其核心的 PCB 制造技術(shù)面臨著新的挑戰(zhàn)與機(jī)遇。在眾多工藝路線中,傳統(tǒng)的“減成法”與新興的“加成法”是兩大核心技術(shù)路徑。本文將從技術(shù)
    的頭像 發(fā)表于 09-10 11:14 ?8822次閱讀
    PCB<b class='flag-5'>工藝</b><b class='flag-5'>路線</b>詳解:加成法 vs 減成法,<b class='flag-5'>一</b>文讀懂核心差異與<b class='flag-5'>未來</b>趨勢(shì)

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新繼續(xù)維持著摩爾神話

    個(gè)先例,其變化形式如圖6所示。 晶背供電技術(shù)已被證明,它可以很好地解決5nm以下芯片的電源完整性問題,同樣證明 它是優(yōu)化特定版圖設(shè)計(jì)任務(wù)的用力工具。 圖6 功能性晶 隨著工藝創(chuàng)新的層
    發(fā)表于 09-06 10:37

    三星代工大變革:2nm全力沖刺,1.4nm量產(chǎn)延遲至2029

    在全球半導(dǎo)體代工領(lǐng)域的激烈競(jìng)爭(zhēng)中,三星電子的戰(zhàn)略動(dòng)向直備受矚目。近期,有消息傳出,三星代工業(yè)務(wù)在制程技術(shù)推進(jìn)方面做出重大調(diào)整,原本計(jì)劃于2027量產(chǎn)的1.4nm制程工藝
    的頭像 發(fā)表于 07-03 15:56 ?870次閱讀

    SMA接頭創(chuàng)新設(shè)計(jì):材料、工藝與功能升級(jí)

    德索精密工業(yè)始終以技術(shù)創(chuàng)新為驅(qū)動(dòng),不斷優(yōu)化SMA接頭設(shè)計(jì),為各行業(yè)提供可靠、高性能的射頻連接產(chǎn)品。未來,德索繼續(xù)探索材料與工藝的新可能,推動(dòng)SMA接頭功能持續(xù)升級(jí)。
    的頭像 發(fā)表于 06-27 11:03 ?607次閱讀
    SMA接頭創(chuàng)新設(shè)計(jì):材料、<b class='flag-5'>工藝</b>與功能<b class='flag-5'>升級(jí)</b>

    代高速芯片晶體管解制造問題解決了!

    在半導(dǎo)體工藝演進(jìn)到2nm,1nm甚至0.7nm等節(jié)點(diǎn)以后,晶體管結(jié)構(gòu)該如何演進(jìn)?2017,imec推出了叉片晶體管(forksheet),
    發(fā)表于 06-20 10:40

    PCB表面處理丨沉錫工藝深度解讀

    要求。 值得注意的是,沉錫藥水體系中普遍存在的硫脲類配位劑被IARC列為 2B類致癌物 ,這使得該工藝在獲取環(huán)保認(rèn)證時(shí)面臨更多審查。當(dāng)前產(chǎn)業(yè)數(shù)據(jù)顯示, 沉錫在全球PCB表面處理工藝中的占有率維持在
    發(fā)表于 05-28 10:57

    Cadence UCIe IP在Samsung Foundry的5nm汽車工藝上實(shí)現(xiàn)流片成功

    我們很高興能在此宣布,Cadence 基于 UCIe 標(biāo)準(zhǔn)封裝 IP 已在 Samsung Foundry 的 5nm 汽車工藝上實(shí)現(xiàn)首次流片成功。這里程碑彰顯了我們持續(xù)提供高性能車規(guī)級(jí) IP 解決方案?的承諾,可滿足新
    的頭像 發(fā)表于 04-16 10:17 ?1079次閱讀
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽車<b class='flag-5'>工藝</b>上實(shí)現(xiàn)流片成功

    文搞懂波峰焊工藝及缺陷預(yù)防

    波峰焊接是種復(fù)雜的工藝過程,涉及到金屬表面、熔融焊料、空氣等多種因素。焊接質(zhì)量受到多種因素的影響,如印制板、元器件、焊料、焊劑、焊接溫度、時(shí)間等工藝參數(shù)以及設(shè)備條件等。 因此,要獲得
    發(fā)表于 04-09 14:44

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝

    次公開了?SF1.4(1.4nm?級(jí)別)工藝,原預(yù)計(jì)?2027?實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說法,SF1.4?納米片的數(shù)量從?3?個(gè)增加到?
    的頭像 發(fā)表于 03-23 11:17 ?2015次閱讀

    千億美元打水漂,傳三星取消1.4nm晶圓代工工藝?

    次公開了 SF1.4(1.4nm 級(jí)別)工藝,原預(yù)計(jì) 2027 實(shí)現(xiàn)量產(chǎn)。按照三星當(dāng)時(shí)的說法,SF1.4 納米片的數(shù)量從 3 個(gè)增加到
    的頭像 發(fā)表于 03-22 00:02 ?2637次閱讀