91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

PCB層疊設計需考慮的因素_PCB層疊設計的一般規(guī)則

h1654155282.3538 ? 來源:村田中文技術社區(qū) ? 作者:村田中文技術社區(qū) ? 2020-03-21 10:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB的層數(shù)多少取決于電路板的復雜程度,從PCB的加工過程來看,多層PCB是將多個“雙面板PCB”通過疊加、壓合工序制造出來的。但多層PCB的層數(shù)、各層之間的疊加順序及板材選擇是由電路板設計師決定的,這就是所謂的“PCB層疊設計”。

PCB層疊設計需考慮的因素

一款PCB設計的層數(shù)及層疊方案取決于以下幾個因素:

1、硬件成本:PCB層數(shù)的多少與最終的硬件成本直接相關,層數(shù)越多硬件成本就越高,以消費類產(chǎn)品為代表的硬件PCB一般對于層數(shù)有最高限制,例如筆記本電腦產(chǎn)品的主板PCB層數(shù)通常為4~6層,很少超過8層;

2、高密元器件的出線:以BGA封裝器件為代表的高密元器件,此類元器件的出線層數(shù)基本決定了PCB板的布線層層數(shù);

3、信號質(zhì)量控制:對于高速信號比較集中的PCB設計,如果重點關注信號質(zhì)量,那么就要求減少相鄰層布線以降低信號間串擾,這時布線層層數(shù)與參考層層數(shù)(Ground層或Power層)的比例最好是1:1,就會造成PCB設計層數(shù)的增加;反之,如果對于信號質(zhì)量控制不強制要求,則可以使用相鄰布線層方案,從而降低PCB層數(shù);

4、原理圖信號定義:原理圖信號定義會決定PCB布線是否“通順”,糟糕的原理圖信號定義會導致PCB布線不順、布線層數(shù)增加;

5、PCB廠家加工能力基線:PCB設計者給出的層疊設計方案(疊層方式、疊層厚度等),必須要充分考慮PCB廠家的加工能力基線,如:加工流程、加工設備能力、常用PCB板材型號等。

PCB層疊設計需要在以上所有設計影響因素中尋求優(yōu)先級和平衡點。

PCB層疊設計的一般規(guī)則

1、地層與信號層之間應緊密耦合,意思就是說,地層與電源層之間的距離應盡量小,介質(zhì)厚度應盡量小,以增大電源層與地層之間的電容(如果這里不明白,大家可以想一下平板電容,電容的大小與間距成反比)。

2、兩個信號層之間盡量不要直接相鄰,這樣容易發(fā)生信號的串擾,影響電路的性能。

3、對于多層電路板,例如4層板,6層板,一般要求信號層盡量與一個內(nèi)電層(地層或者電源層)相鄰,這樣可以利用內(nèi)電層的大面積覆銅來起到屏蔽信號層的作用,從而有效的避免了信號層之間的串擾。

4、對于高速信號層,一般要位于兩個內(nèi)電層之間,這樣做的目的是一方面起到對高速信號提供一個有效的屏蔽層,另一方面則將高速信號限制在兩個內(nèi)電層之間,減小對其他信號層的干擾。

5、要考慮層疊結(jié)構(gòu)的對稱性。

6、多個接地的內(nèi)電層可以有效的降低接地阻抗。

推薦的層疊結(jié)構(gòu)

1、把高頻走線布在頂層,以避免高頻走線過程中使用到過孔而引入感應電感。在頂層隔離器和發(fā)送接收電路的數(shù)據(jù)線用高頻走線直接相連。

2、高頻信號線下面放置一個地平面,以控制傳輸連接線的阻抗,也提供了一個非常低電感的通路給返回電流(returncurrent)流過。

3、將電源層置于接地層下面。這兩個參考層構(gòu)成了一個大約為100pF/inch2的附加高頻旁路電容器。

4、在底層布線布置低速控制信號。這些信號線擁有較大的余量來承受過孔引起的阻抗不連續(xù),這樣的話就更有靈活性。

▲四層板疊層設計示例

如果還需要增加供電層(Vcc)或信號層,增加的第二組電源層/地層必須對稱層疊。這樣層疊層壓結(jié)構(gòu)才穩(wěn)定,板子也不會翹曲。不同電壓的電源層和地層之間應該靠近一點,這樣增加高頻旁路電容,從而抑制噪聲。

提醒:這里還有一層的意思就是要使用偶數(shù)層PCB,避免使用奇數(shù)層。因為奇數(shù)層電路板容易彎曲。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4404

    文章

    23878

    瀏覽量

    424243
  • 層疊設計
    +關注

    關注

    0

    文章

    12

    瀏覽量

    7824
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    【「Altium Designer 25 電路設計精進實踐」閱讀體驗】+第六章節(jié) PCB設計

    規(guī)則設計好,選好檢查哪些項目,檢查的標準就是規(guī)則里面的內(nèi)容。 PCB投產(chǎn)后能不能調(diào)試好,都是靠DRC檢查來判定的,不然這里短路,那里不同怎么辦。 檢查后,根據(jù)檢查結(jié)果來修改自己PCB
    發(fā)表于 02-26 11:05

    基于SiC MOSFET和低寄生電感 PCB 層疊母排的 50kHz變頻器設計

    傾佳楊茜-變頻方案:基于SiC MOSFET和低寄生電感 PCB 層疊母排的 50kHz變頻器設計對數(shù)控加工表面質(zhì)量的提升分析 在現(xiàn)代工業(yè)自動化與高端制造領域,數(shù)控機床(CNC)的加工精度和表面質(zhì)量
    的頭像 發(fā)表于 02-26 08:53 ?55次閱讀
    基于SiC MOSFET和低寄生電感 <b class='flag-5'>PCB</b> <b class='flag-5'>層疊</b>母排的 50kHz變頻器設計

    班通科技:一般PCB離子污染度限值對照表

    目前,PCB離子污染度的限值各行各業(yè)要求不,一般根據(jù)產(chǎn)品應用領域、可靠性要求及客戶特定規(guī)范進行分級,主要遵循國際IPC標準,但汽車、醫(yī)療、航空航天等高端領域通常也有更嚴格的要求。作為國內(nèi)領先
    的頭像 發(fā)表于 01-30 10:54 ?302次閱讀
    班通科技:<b class='flag-5'>一般</b><b class='flag-5'>PCB</b>離子污染度限值對照表

    PCB阻焊層與助焊層的本質(zhì)區(qū)別

    在Altium Designer(AD)中設計PCB時,我們經(jīng)常在層疊管理器里看到 Solder Mask 和 Paste Mask 這兩層。它們到底是什么?為什么總是成對出現(xiàn)?簡單來說,可以把它們理解為PCB在生產(chǎn)和組裝過程中
    的頭像 發(fā)表于 01-06 18:50 ?2360次閱讀
    <b class='flag-5'>PCB</b>阻焊層與助焊層的本質(zhì)區(qū)別

    選擇加密算法時考慮哪些因素?

    芯源半導體安全芯片的硬件加密引擎支持多種國際通用加密算法,在實際為物聯(lián)網(wǎng)設備選擇加密算法時,考慮哪些因素
    發(fā)表于 11-17 07:43

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術
    的頭像 發(fā)表于 09-17 11:19 ?5411次閱讀
    Altair PollEx:<b class='flag-5'>PCB</b><b class='flag-5'>規(guī)則</b>檢查及系統(tǒng)EMC仿真技術

    如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡述

    ? ?優(yōu)化高多層PCB線路板的層疊結(jié)構(gòu)是提升其整體性能的關鍵步驟,以下從信號完整性、電源完整性、電磁兼容性、散熱性能四大核心目標出發(fā),結(jié)合具體優(yōu)化策略和案例進行說明: 、信號完整性優(yōu)化 信號層
    的頭像 發(fā)表于 07-10 14:56 ?516次閱讀

    PCB層疊結(jié)構(gòu)設計的先決條件

    )出發(fā),深入探討PCB多層板的層疊結(jié)構(gòu)設計的先決條件。 、Core和PP的簡要介紹 Core是PCB多層板的核心組成部分,它的兩個表層都鋪有銅箔,可作為信號層、電源層、地層等導電層。
    的頭像 發(fā)表于 06-06 15:37 ?1287次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>層疊</b>結(jié)構(gòu)設計的先決條件

    時源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應采用正交結(jié)構(gòu),避免不同信號線在相鄰層沿同方向走線,以此降低不必要的層間串擾。若因 P
    的頭像 發(fā)表于 05-20 16:28 ?911次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號層的角度來看,這無疑是項極具挑戰(zhàn)性的任
    的頭像 發(fā)表于 05-07 14:50 ?1626次閱讀
    高層數(shù)<b class='flag-5'>層疊</b>結(jié)構(gòu)<b class='flag-5'>PCB</b>的布線策略

    層疊布局 (Stack):Stack組件為容器組件,容器內(nèi)可包含各種子元素

    層疊布局 (Stack) 層疊布局(StackLayout)用于在屏幕上預留塊區(qū)域來顯示組件中的元素,提供元素可以重疊的布局。層疊布局通過Stack容器組件實現(xiàn)位置的固定定位與
    發(fā)表于 04-30 07:51

    關于 PCB 拼板完整教程

    光學定位用基準點一般在整塊 PCB 對角相應位置;分塊 PCB 光學定位用基準點一般在分塊 PCB 對角相應位置;對于引線間距≤0.5mm
    發(fā)表于 04-19 15:36

    一百多條PCB設計規(guī)范(建議收藏)

    1.PCB基本內(nèi)容1.1基礎規(guī)范1、板名+版本號:電路板的唯名稱,簡潔明確,反映功能或所屬系統(tǒng)。版本號與設計文件、BOM(物料清單)及生產(chǎn)文件嚴格對應。2、設計日期:設計完成或修
    發(fā)表于 04-10 13:37

    多層PCB對準精度的保障:捷多邦X-ray檢測技術解析

    在電子制造領域,多層PCB(印刷電路板)的對準精度直接決定了產(chǎn)品的性能和可靠性。捷多邦作為全球? 領先的PCB制造商,通過先進的X-ray層疊檢查技術,確保每塊多層
    的頭像 發(fā)表于 03-21 17:29 ?970次閱讀

    PCB】四層電路板的PCB設計

    。元器件應當均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各器件之間的引線和連接。 ③在高頻下工作的電路,要考慮元器件之間的分布參數(shù)。一般情況下,電路應盡可能使元器件平行排列,不僅可以達到美觀的效果
    發(fā)表于 03-12 13:31