當ARM異常中斷發(fā)生時，系統(tǒng)執(zhí)行完當前指令后，將跳轉到相應的異常中斷處理程序處執(zhí)行。當異常中斷處理程序執(zhí)行完成后，程序返回到發(fā)生中斷指令的下條指令處執(zhí) 行。在進入異常中斷處理程序時，要保存被中斷程序的執(zhí)行現(xiàn)場，從異常中斷處理程序退出時，要恢復被中斷程序的執(zhí)行現(xiàn)場。

1、引起異常的原因 對于ARM核，可以且只能識別7種處理器異常，每種異常都對應一種ARM處理器模式，當發(fā)生異常時，ARM處理器就切換到相應的異常模式，并調用異常處理 程序進行處理。

（1）、指令執(zhí)行引起的異常 軟件中斷、未定義指令（包括所要求的協(xié)處理器不存在是的協(xié)處理器指令）、預取址中止（存儲器故障）、數(shù)據(jù)中止。

（2）、外部產生的中斷 復位、FIQ、IRQ。

2、ARM中異常中斷的種類

（1）、復位（RESET）

a、當處理器復位引腳有效時，系統(tǒng)產生復位異常中斷，程序跳轉到復位異常中斷處理程序處執(zhí)行，包括系統(tǒng)加電和系統(tǒng)復位。

b、通過設置PC跳轉到復位中斷向量處執(zhí)行稱為軟復位。

（2）、未定義的指令 當ARM處理器或者是系統(tǒng)中的協(xié)處理器認為當前指令未定義時，產生未定義的指令異常中斷，可以通過改異常中斷機制仿真浮點向量運算。

（3）、軟件中斷 這是一個由用戶定義的中斷指令（SWI）。可用于用戶模式下的程序調用特權操作指令。在實時操作系統(tǒng)中可以通過該機制實現(xiàn)系統(tǒng)功能調用。

（4）、指令與取終止（Prefech Abort） 如果處理器預取的指令的地址不存在，或者該地址不允許當前指令訪問，當被預取的指令執(zhí)行時，處理器產生指令預取終止異常中斷。

（5）、數(shù)據(jù)訪問終止（DATAABORT） 如果數(shù)據(jù)訪問指令的目標地址不存在，或者該地址不允許當前指令訪問，處理器產生數(shù)據(jù)訪問終止異常中斷。

（6）、外部中斷請求（IRQ） 當處理器的外部中斷請求引腳有效，而且CPSR的寄存器的I控制位被清除時，處理器產生外部中斷請求異常中斷。系統(tǒng)中個外設通過該異常中斷請求處理服務。

（7）、快速中斷請求（FIQ） 當處理器的外部快速中斷請求引腳有效，而且CPSR的F控制位被清除時，處理器產生外部中斷請求異常中斷。

3、異常的響應過程 除了復位異常外，當異常發(fā)生時，ARM處理器盡可能完成當前指令（除了復位異常）后，再去處理異常。并執(zhí)行如下動作：

（1）、將引起異常指令的下一條指令的地址保存到新模式的R14中，若異常是從ARM狀態(tài)進入，LR寄存器中保存的是下一條指令的地址（當前PC＋4或 PC＋8，與異常的類型有關）；若異常是從Thumb狀態(tài)進入，則在LR寄存器中保存當前PC的偏移量，這樣，異常處理程序就不需要確定異常是從何種狀態(tài) 進入的。例如：在軟件中斷異常SWI，指令MOV PC，R14_svc總是返回到下一條指令，不管SWI是在ARM狀態(tài)執(zhí)行，還是在Thumb狀 態(tài)執(zhí)行。

（2）、將CPSR的內容保存到要執(zhí)行異常中斷模式的SPSR中。

（3）、設置CPSR相應的位進入相應的中斷模式。

（4）、通過設置CPSR的第7位來禁止IRQ。如果異常為快速中斷和復位。則還要設置CPSR的第6位來禁止快速中斷。

（5）、給PC強制賦向量地址值。上面的異常處理操作都是由ARM核硬件邏輯自動完成的，程序計數(shù)器PC總是跳轉到相應的固定地址。如果異常發(fā)生時，處理器處于Thumb狀態(tài)，則當異常向量地址加載入PC時，處理器自動切換到ARM狀態(tài)，則異常處理返回時，自動切換到Thumb狀態(tài)。

4、異常中斷處理返回 異常處理完畢之后，ARM微處理器會執(zhí)行以下幾步操作從異常返回：

（1）、將所有修改過的用戶寄存器從處理程序的保護棧中恢復。

（2）、將SPSR復制回CPSR中，將連接寄存器LR的值減去相應的偏移量后送到PC中。

（3）、若在進入異常處理時設置了中斷禁止位，要在此清除。復位異常處理程序不需要返回。