91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

基于全新的GAA晶體管結構,3nm工藝將三星性能提升35%

牽手一起夢 ? 來源:快科技 ? 作者:萬南 ? 2020-09-22 16:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

當前,最先進的芯片已經(jīng)采用了5nm工藝(蘋果A14),這在另一方面也意味著,晶圓代工廠商們需要更加馬不停蹄地推進制程技術的迭代。

來自Digitimes的最新報道稱,臺積電2nm GAA工藝研發(fā)進度提前,目前已經(jīng)結束了路徑探索階段。

GAA即環(huán)繞柵極晶體管,旨在取代走到盡頭的FinFET(鰭式場效應晶體管)。FinFET由華人科學家胡正明團隊研制,首發(fā)于45nm,目前已經(jīng)推進到5nm。

不過,據(jù)說臺積電的3nm依然延續(xù)FinFET,但三星則會提前于3nm導入GAA技術。

基于全新的GAA晶體管結構,三星通過使用納米片設備制造出了MBCFET(Multi-Bridge-Channel FET,多橋-通道場效應管),與現(xiàn)在的7nm工藝相比,3nm工藝可將核心面積減少45%,功耗降低50%,性能提升35%。

當然,落后其實并不可怕,最主要看進度。三星7nm也是想“一口吃個胖子”,直接導入EUV極紫外光刻,結果起個大早趕個晚集,被臺積電用7nm DUV搶先,自己實際并未攬獲多少有價值的訂單。

責任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 三星電子
    +關注

    關注

    34

    文章

    15896

    瀏覽量

    183191
  • 臺積電
    +關注

    關注

    44

    文章

    5805

    瀏覽量

    176927
  • 晶體管
    +關注

    關注

    78

    文章

    10424

    瀏覽量

    148305
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    三星2nm良率提升至50%,2027年前實現(xiàn)晶圓代工業(yè)務盈利可期

    據(jù)報道,三星電子第一代2nm GAA制程(SF2)良率已穩(wěn)定在50%,該數(shù)據(jù)也通過其量產(chǎn)的Exynos 2600處理器得到印證。
    的頭像 發(fā)表于 01-19 18:16 ?3319次閱讀

    漏致勢壘降低效應如何影響晶體管性能

    隨著智能手機、電腦等電子設備不斷追求輕薄化,芯片中的晶體管尺寸已縮小至納米級(如3nm、2nm)。但尺寸縮小的同時,一個名為“漏致勢壘降低效應(DIBL)”的物理現(xiàn)象逐漸成為制約芯片性能
    的頭像 發(fā)表于 12-26 15:17 ?1018次閱讀
    漏致勢壘降低效應如何影響<b class='flag-5'>晶體管</b><b class='flag-5'>性能</b>

    三星發(fā)布Exynos 2600,全球首款2nm SoC,NPU性能提升113%

    級芯片(SoC),有望重塑三星在移動芯片領域的競爭力。預計2026年2月發(fā)布的Galaxy S26系列首發(fā)搭載該芯片。 ? ? Exynos 2600在制程工藝上采用2nm
    的頭像 發(fā)表于 12-25 08:56 ?8926次閱讀
    <b class='flag-5'>三星</b>發(fā)布Exynos 2600,全球首款2<b class='flag-5'>nm</b> SoC,NPU<b class='flag-5'>性能</b><b class='flag-5'>提升</b>113%

    三星公布首批2納米芯片性能數(shù)據(jù)

    三星公布了即將推出的首代2nm芯片性能數(shù)據(jù);據(jù)悉,2nm工藝采用的是全柵極環(huán)繞(GAA
    的頭像 發(fā)表于 11-19 15:34 ?1319次閱讀

    電壓選擇晶體管應用電路第二期

    電壓選擇晶體管應用電路第二期 以前發(fā)表過關于電壓選擇晶體管結構和原理的文章,這一期我介紹一下電壓選擇晶體管的用法。如圖所示: 當輸入電壓
    發(fā)表于 11-17 07:42

    臺積電2納米制程試產(chǎn)成功,AI、5G、汽車芯片,誰將率先受益?

    與現(xiàn)行的3nm工藝相比,臺積電在2nm制程上首次采用了GAA(Gate-All-Around,環(huán)繞柵極)晶體管架構。這種
    的頭像 發(fā)表于 10-29 16:19 ?829次閱讀

    晶體管的基本結構和發(fā)展歷程

    滲透到人們衣食住行的各個領域。本章圍繞集成電路的核心器件 —— 晶體管展開,闡述其如何憑借優(yōu)異性能與不斷演進的結構,成為信息時代不可或缺的重要推動力。
    的頭像 發(fā)表于 09-22 10:53 ?1840次閱讀
    <b class='flag-5'>晶體管</b>的基本<b class='flag-5'>結構</b>和發(fā)展歷程

    多值電場型電壓選擇晶體管結構

    多值電場型電壓選擇晶體管結構 為滿足多進制邏輯運算的需要,設計了一款多值電場型電壓選擇晶體管??刂贫M制電路通斷需要二進制邏輯門電路,實際上是對電壓的一種選擇,而傳統(tǒng)二進制邏輯門電路通常比較復雜
    發(fā)表于 09-15 15:31

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+半導體芯片產(chǎn)業(yè)的前沿技術

    。 叉行片:連接并集成兩個晶體管NFET和PFET,它們之間同時被放置一層不到10nm的絕緣膜,放置缺陷的發(fā)生。 CFET:屬于下一代晶體管結構,采用
    發(fā)表于 09-15 14:50

    【「AI芯片:科技探索與AGI愿景」閱讀體驗】+工藝創(chuàng)新繼續(xù)維持著摩爾神話

    。 FinFET是在22nm之后的工藝中使用,而GAA納米片將會在3nm及下一代工藝中使用。 在叉形片中,先前獨立的兩個
    發(fā)表于 09-06 10:37

    下一代高速芯片晶體管解制造問題解決了!

    和 SF3E 工藝技術,從 FinFET 晶體管過渡到 GAA 晶體管。GAA
    發(fā)表于 06-20 10:40

    蘋果A20芯片的深度解讀

    工藝,相較iPhone 17 Pro搭載的A19 Pro(3nm N3P)實現(xiàn)代際跨越。 ? 性能與能效 ?:晶體管密度
    的頭像 發(fā)表于 06-06 09:32 ?4254次閱讀

    跨越摩爾定律,新思科技掩膜方案憑何改寫3nm以下芯片游戲規(guī)則

    電子發(fā)燒友網(wǎng)報道(文/黃山明)在半導體行業(yè)邁向3nm及以下節(jié)點的今天,光刻工藝的精度與效率已成為決定芯片性能與成本的核心要素。光刻掩模作為光刻技術的“底片”,其設計質(zhì)量直接決定了晶體管
    的頭像 發(fā)表于 05-16 09:36 ?6150次閱讀
    跨越摩爾定律,新思科技掩膜方案憑何改寫<b class='flag-5'>3nm</b>以下芯片游戲規(guī)則

    三星在4nm邏輯芯片上實現(xiàn)40%以上的測試良率

    三星電子在 HBM3 時期遭遇了重大挫折, 70% 的 HBM 內(nèi)存市場份額拱手送給主要競爭對手 SK 海力士,更是近年來首度讓出了第一大 DRAM 原廠的寶座。這迫使三星在 HB
    發(fā)表于 04-18 10:52

    多值電場型電壓選擇晶體管結構

    多值電場型電壓選擇晶體管結構 為滿足多進制邏輯運算的需要,設計了一款多值電場型電壓選擇晶體管??刂贫M制電路通斷需要二進制邏輯門電路,實際上是對電壓的一種選擇,而傳統(tǒng)二進制邏輯門電路通常比較復雜
    發(fā)表于 04-15 10:24