印制電路板是電子設(shè)備中最重要的組成部分。隨著電子技術(shù)的普及和集成電路技術(shù)的發(fā)展，各種電磁干擾問題紛紛出現(xiàn)，由于電磁干擾造成的經(jīng)濟(jì)損失也在增加。因此，電磁兼容越來越重要。本文旨在分析 PCB 中出現(xiàn)電磁干擾的原因，并對(duì)探討其規(guī)避辦法。

PCB 中的電磁干擾
PCB 干擾主要分為兩種。一種來自 PCB 內(nèi)部，它主要是因?yàn)槭茑徑娐分g的寄生耦合及內(nèi)部組件的場耦合的影響，信號(hào)沿著傳輸路徑有串?dāng)_。例如 PCB 上的電容器，特別是那些在高頻場合下使用的電容器。我們可以把它看作一個(gè) LCＲ電路，因?yàn)殡娙輰?shí)際在電路中工作時(shí)，一般都會(huì)產(chǎn)生等效電感和阻抗，電容都有自諧振頻率，在自諧振頻率下，電容器呈現(xiàn)容性。在高于自諧振頻率時(shí)，電容呈現(xiàn)感性，阻抗隨著頻率的增高而增大。

另一種電磁干擾來自 PCB 的外部，它又分為輻射干擾和敏感元兩種問題。輻射主要來于時(shí)鐘和其他周期信號(hào)的諧波源，還有一些電子設(shè)備或者儀器中由于有電壓和電源的跳變，產(chǎn)生二次諧波。

規(guī)避 PCB 電磁干擾，主要從以下幾點(diǎn)著手：

1、合理設(shè)計(jì)原理圖

在設(shè)計(jì)一個(gè)電路板時(shí)，首先要進(jìn)行的是原理圖的設(shè)計(jì)。設(shè)計(jì)原理圖一般使用 AltiumDesigner 軟件進(jìn)行操作，所用器件均可以原理圖庫中進(jìn)行篩選，若原理圖庫中沒有所要選擇的器件，可以自行繪制。繪制好原理圖之后需要進(jìn)行自動(dòng)檢測(cè)，檢查繪制過程中是否有明顯的錯(cuò)誤。

在原理圖繪制完成后，可以進(jìn)行印制電路板的設(shè)計(jì)。自動(dòng)布線的結(jié)果總是差強(qiáng)人意，需要人手工進(jìn)行布局和布線。而在設(shè)計(jì)印制電路板時(shí)，電磁兼容問題成為一個(gè)考慮的重要技術(shù)要求。合理的布置印制電路板中元器件和線路的布局，能夠有效的減少電磁干擾問題。

2、選擇其等效電感和電阻比較小的電容

串?dāng)_的問題也是應(yīng)該引起重視的，串?dāng)_就是能量從一根線耦合到另一根線上。由法拉第電磁感應(yīng)現(xiàn)象可知，當(dāng)一根導(dǎo)線通過電流時(shí)，在導(dǎo)線的周圍便會(huì)產(chǎn)生磁場。不同導(dǎo)線的磁場相互作用就會(huì)產(chǎn)生串?dāng)_?；ジ惺钱a(chǎn)生串?dāng)_的機(jī)制之一，它的大小和導(dǎo)線中的電流成正比關(guān)系。

3、將周期信號(hào)限制在一個(gè)盡量小的區(qū)域

互容是產(chǎn)生串?dāng)_的另外一個(gè)機(jī)制，它就是兩個(gè)電極通過電場耦合而產(chǎn)生的。解決的方法是將周期信號(hào)限制在一個(gè)盡量小的區(qū)域內(nèi)并阻隔與外界寄生耦合的途徑，必要的時(shí)候可以采用濾波器進(jìn)行濾波;外部敏感主要是無線頻率干擾和靜電放電等，解決這一問題可以使用屏蔽、良好接地及濾波的方法。

4、設(shè)計(jì)印制電路板時(shí)的抗干擾方法

1）PCB 板材料的選擇。印制電路板有單面、雙面和多層板之分。最常用環(huán)氧樹脂玻璃布作為基板，這種材料具有以下幾個(gè)優(yōu)點(diǎn)：膨脹性好，有利于減小環(huán)路面積，減小差模干擾，吸水性低，耐熱，抗化學(xué)腐蝕，抗沖擊性能好。

2）PCB 的布線。布線時(shí)要遵循通量最小原理，通量最小原理是指傳輸線和返回路徑產(chǎn)生的磁力線相互抵消，實(shí)現(xiàn)電通量對(duì)消。單面板無地平面，其走線要點(diǎn)是減小電源回路與信號(hào)回路的回路面積。使用接地保護(hù)走線。拉出地線緊貼電源線或信號(hào)線一起走線，減小環(huán)路面積。高速信號(hào)走線時(shí)應(yīng)為直線或鈍角，不應(yīng)該出現(xiàn)銳角和直角。

3）PCB 的布局。一般情況下，PCB 設(shè)計(jì)軟件都有自動(dòng)布局的功能，但是這個(gè)功能并不能滿足實(shí)際工作的需要，因此需要設(shè)計(jì)者熟悉布局的規(guī)則。布局時(shí)應(yīng)該將數(shù)字電路部分和模擬電路部分分開，中間留有一部分空間隔開。布局時(shí)應(yīng)根據(jù)速率高、中、低速、I/O 電路分區(qū)，以減少高速電路對(duì)其它部分的干擾。

結(jié)論

印制電路板的設(shè)計(jì)是一個(gè)復(fù)雜的過程，設(shè)計(jì)時(shí)需要考慮的因素很多，稍不注意就會(huì)對(duì)電路板的性能產(chǎn)生很大的影響。而在設(shè)計(jì)過程中，如果沒有充分考慮到電磁兼容問題，那么設(shè)計(jì)出來的電路板很可能無法正常投入使用。所以在設(shè)計(jì)時(shí)應(yīng)該充分的考慮到走線、布局、接地、屏蔽等問題，防止信號(hào)之間發(fā)生串?dāng)_。

審核編輯黃昊宇