91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

具有FIFO(先進(jìn)先出)設(shè)置的UARTJ串行接口控制

電子設(shè)計(jì) ? 來(lái)源:瑞薩電子 ? 作者:瑞薩電子 ? 2021-04-22 14:51 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本應(yīng)用筆記介紹了具有FIFO(先進(jìn)先出)設(shè)置說(shuō)明的UARTJ串行接口控制,以及使用示例的概述。該文檔還描述了使用環(huán)境,例如電路圖,開(kāi)發(fā)環(huán)境,所使用的軟件以及帶有流程圖,主要處理,接收/發(fā)送中斷處理和寄存器設(shè)置的示例應(yīng)用程序。

概述

本應(yīng)用筆記舉例說(shuō)明了UARTJ的用法示例。

該示例程序?qū)850E2 / MN4微控制器進(jìn)行了基本的初始設(shè)置,例如時(shí)鐘頻率的選擇和端口I / O的設(shè)置。初始化結(jié)束后的主要處理將執(zhí)行UARTJ1和UART3之間的串行通信。UARTJ1發(fā)送數(shù)據(jù),而UARTJ3接收數(shù)據(jù)。

該軟件的要點(diǎn)如下所示。

o4YBAGCBHKmAfWczAAGQQwSu8Ps698.png

UARTJ軟件處理

主循環(huán)處理

主循環(huán)處理主要分為兩個(gè)。它反復(fù)控制發(fā)送/接收,并等待發(fā)送/接收結(jié)束。如果在設(shè)置了UARTJ的操作之后將發(fā)送數(shù)據(jù)寫入U(xiǎn)RTJnFTX寄存器,則將數(shù)據(jù)寫入發(fā)送FIFO。存儲(chǔ)在發(fā)送FIFO中的數(shù)據(jù)被傳送到發(fā)送移位寄存器,然后通過(guò)TXDnF引腳開(kāi)始串行發(fā)送。

在此示例程序中,發(fā)送UARTJ1發(fā)送16字節(jié)數(shù)據(jù),接收UARTJ3從UARJ1接收16字節(jié)數(shù)據(jù)。內(nèi)部RAM具有16字節(jié)(一個(gè)字節(jié)(一個(gè)塊數(shù)據(jù))?16)的用戶發(fā)送陣列來(lái)存儲(chǔ)發(fā)送數(shù)據(jù),而16字節(jié)的用戶接收陣列來(lái)存儲(chǔ)接收數(shù)據(jù)。

當(dāng)在主循環(huán)處理期間發(fā)生發(fā)送/接收中斷或狀態(tài)中斷時(shí),將執(zhí)行相應(yīng)的中斷處理。在此示例程序中,中斷在以下列出的時(shí)間發(fā)生。

發(fā)送中斷:當(dāng)發(fā)送FIFO為空時(shí)

接收中斷:當(dāng)接收FIFO滿時(shí)

狀態(tài)中斷:在接收或發(fā)送過(guò)程中發(fā)生錯(cuò)誤時(shí)

發(fā)展

必須安裝下面列出的通行費(fèi)才能運(yùn)行示例程序。

CubeSuite +
瑞薩電子的集成開(kāi)發(fā)環(huán)境CubeSuite +提供了用戶開(kāi)發(fā)應(yīng)用程序所需的各種軟件開(kāi)發(fā)工具。用戶可以在各種開(kāi)發(fā)階段無(wú)縫,輕松地使用這些工具,包括編碼,匯編,編譯,使用仿真器模擬器進(jìn)行調(diào)試以及Flash編程

MINICUBE
MINICUBE是瑞薩電子的通用在線仿真器,它采用JTAG接口系統(tǒng)。它允許用戶調(diào)試板載真實(shí)處理器,并提供高度透明和穩(wěn)定的仿真功能。需要適配器才能將TB板連接到MINICUBE。

狀態(tài)中斷處理

在發(fā)送/接收過(guò)程中發(fā)生錯(cuò)誤時(shí),會(huì)發(fā)生狀態(tài)中斷請(qǐng)求。

數(shù)據(jù)一致性錯(cuò)誤

超時(shí)錯(cuò)誤

取景錯(cuò)誤

奇偶校驗(yàn)錯(cuò)誤

溢出錯(cuò)誤

溢出錯(cuò)誤

pIYBAGCBHLaAF-F7AACf8tgyLLE340.png

狀態(tài)中斷處理

當(dāng)在發(fā)送/接收期間檢測(cè)到錯(cuò)誤時(shí),URTJnSTR1和URTJnFSTR1寄存器中的相應(yīng)錯(cuò)誤標(biāo)志將設(shè)置為1。然后,UARTJ狀態(tài)中斷處理將清除發(fā)送/接收FIFO。通過(guò)等待相當(dāng)于傳輸16字節(jié)數(shù)據(jù)所需的時(shí)間來(lái)清除發(fā)送FIFO。通過(guò)從中讀取所有接收到的數(shù)據(jù)來(lái)清除接收FIFO。內(nèi)部RAM中的發(fā)送標(biāo)志和接收標(biāo)志設(shè)置為1。通過(guò)URTJnSTC和URTJnFSTC寄存器清除SFR錯(cuò)誤標(biāo)志,并清除發(fā)送/接收中斷請(qǐng)求或狀態(tài)中斷請(qǐng)求。UARTJ1和UARTJ3暫時(shí)停止并返回主循環(huán)(在主循環(huán)處理中恢復(fù)發(fā)送/接收)。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 微控制器
    +關(guān)注

    關(guān)注

    48

    文章

    8394

    瀏覽量

    164689
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5609

    瀏覽量

    130032
  • 串行通信
    +關(guān)注

    關(guān)注

    4

    文章

    608

    瀏覽量

    37150
  • 接口控制
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8901
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    探索英飛凌BTS71220-4ESE:一款強(qiáng)大的串行接口電源控制

    )的BTS71220-4ESE SPOC? +2串行接口電源控制器,這款產(chǎn)品具備諸多先進(jìn)特性,為電子設(shè)計(jì)帶來(lái)了更多的可能性。 文件下載: BTS712204ESEXUMA1.pdf 產(chǎn)
    的頭像 發(fā)表于 02-09 11:25 ?157次閱讀

    FIFO存儲(chǔ)器的種類、IP配置及應(yīng)用

    FIRST IN FIRST OUT (先入先出)。顧名思義,FIFO是一個(gè)數(shù)據(jù)具有先進(jìn)先出的存儲(chǔ)器。
    的頭像 發(fā)表于 01-13 15:15 ?396次閱讀
    <b class='flag-5'>FIFO</b>存儲(chǔ)器的種類、IP配置及應(yīng)用

    DAC3174 產(chǎn)品核心信息總結(jié)

    靈活地提供來(lái)自不同數(shù)據(jù)的數(shù)據(jù) 每個(gè)通道中的來(lái)源。 輸入先進(jìn)先出模塊 (FIFO) 允許獨(dú)立的數(shù)據(jù)和采樣時(shí)鐘。先進(jìn)先出 輸入和輸出指針可以在多個(gè)設(shè)備之間同步,以獲得精確的信號(hào) 同步。
    的頭像 發(fā)表于 11-14 14:46 ?642次閱讀
    DAC3174 產(chǎn)品核心信息總結(jié)

    AFE4410 帶 FIFO 的低功耗集成 AFE技術(shù)手冊(cè)

    ,并使用模數(shù)轉(zhuǎn)換器(ADC)進(jìn)行數(shù)字化處理。ADC代碼存儲(chǔ)在具有可編程深度的128個(gè)樣本先進(jìn)先出模塊(FIFO)中。FIFO可以使用任一 I 讀出^2^C
    的頭像 發(fā)表于 11-07 14:13 ?818次閱讀
    AFE4410 帶 <b class='flag-5'>FIFO</b> 的低功耗集成 AFE技術(shù)手冊(cè)

    AFE44S30 超低功耗集成模擬前端 (AFE)技術(shù)手冊(cè)

    128個(gè)樣本的先進(jìn)先出FIFO)模塊中。可以使用 SPI 接口讀出 FIFO。AFE 還具有具有
    的頭像 發(fā)表于 11-04 10:09 ?636次閱讀
    AFE44S30 超低功耗集成模擬前端 (AFE)技術(shù)手冊(cè)

    AFE44I30 超低功耗集成模擬前端 (AFE)技術(shù)手冊(cè)

    先進(jìn)先出FIFO)模塊中。FIFO 可以使用 I 讀出^2^C 接口。AFE 還具有具有 8
    的頭像 發(fā)表于 11-03 15:11 ?584次閱讀
    AFE44I30 超低功耗集成模擬前端 (AFE)技術(shù)手冊(cè)

    UART接口數(shù)據(jù)線接收和發(fā)送數(shù)據(jù)

    FIFO,FIFO會(huì)按照先入先出的順序?qū)?shù)據(jù)依次彈出,每彈出一個(gè)表項(xiàng)的字節(jié)數(shù)據(jù),則將此字節(jié)數(shù)據(jù)依照UART協(xié)議格式串行發(fā)送出去。 2.2通過(guò)UART_RXDATA寄存器接收數(shù)據(jù) UA
    發(fā)表于 10-29 07:37

    MAX9268多媒體串行鏈路解串器,具有LVDS系統(tǒng)接口技術(shù)手冊(cè)

    MAX9268解串器采用Maxim吉比特多媒體串行鏈路(GMSL)技術(shù),具有LVDS系統(tǒng)接口,可有效減少引腳數(shù)、縮小封裝面積,器件可以與任意一款GMSL串行器配合使用,構(gòu)成完整的數(shù)字
    的頭像 發(fā)表于 05-28 16:38 ?1135次閱讀
    MAX9268多媒體<b class='flag-5'>串行</b>鏈路解串器,<b class='flag-5'>具有</b>LVDS系統(tǒng)<b class='flag-5'>接口</b>技術(shù)手冊(cè)

    MAX3107SPI/I2C UART,具有128字FIFO技術(shù)手冊(cè)

    MAX3107是一款高級(jí)通用異步收發(fā)器(UART),接收、發(fā)送通道具有128字長(zhǎng)的先入/先出(FIFO)數(shù)據(jù)緩沖器,可通過(guò)I2C或高速SPI?接口
    的頭像 發(fā)表于 05-22 11:24 ?1064次閱讀
    MAX3107SPI/I2C UART,<b class='flag-5'>具有</b>128字<b class='flag-5'>FIFO</b>技術(shù)手冊(cè)

    MAX14830四通道串行UART,具有128字FIFO技術(shù)手冊(cè)

    MAX14830是一款先進(jìn)的四通道通用異步收發(fā)器(UART),每路UART帶有128字先入/先出(FIFO)接收和發(fā)送緩存器,以及高速串行外設(shè)接口
    的頭像 發(fā)表于 05-22 10:14 ?1066次閱讀
    MAX14830四通道<b class='flag-5'>串行</b>UART,<b class='flag-5'>具有</b>128字<b class='flag-5'>FIFO</b>技術(shù)手冊(cè)

    MAX3108 SPI/I2C UART,具有128字FIFO,WLP封裝技術(shù)手冊(cè)

    MAX3108為小尺寸通用異步收發(fā)器(UART),每路接收和發(fā)送FIFO具有128個(gè)字,通過(guò)串行I2C或SPI控制接口
    的頭像 發(fā)表于 05-22 10:00 ?1054次閱讀
    MAX3108 SPI/I2C UART,<b class='flag-5'>具有</b>128字<b class='flag-5'>FIFO</b>,WLP封裝技術(shù)手冊(cè)

    MAX3109雙通道串行UART,帶有128字FIFO技術(shù)手冊(cè)

    MAX3109先進(jìn)的雙通道通用異步收發(fā)器(UART)具有128字收發(fā)先進(jìn)/先出(FIFO)堆棧和高速SPI?或I2C
    的頭像 發(fā)表于 05-22 09:26 ?854次閱讀
    MAX3109雙通道<b class='flag-5'>串行</b>UART,帶有128字<b class='flag-5'>FIFO</b>技術(shù)手冊(cè)

    基于FPGA的FIFO實(shí)現(xiàn)

    FIFO(First in First out)為先進(jìn)先出隊(duì)列,具有存儲(chǔ)功能,可用于不同時(shí)鐘域間傳輸數(shù)據(jù)以及不同的數(shù)據(jù)寬度進(jìn)行數(shù)據(jù)匹配。如其名稱,數(shù)據(jù)傳輸為單向,從一側(cè)進(jìn)入,再?gòu)牧硪粋?cè)出來(lái),出來(lái)的順序和進(jìn)入的順序相同。
    的頭像 發(fā)表于 04-09 09:55 ?1476次閱讀
    基于FPGA的<b class='flag-5'>FIFO</b>實(shí)現(xiàn)

    【瑞薩RA2L1入門學(xué)習(xí)】+Uasrt輸出

    發(fā)生器的脈沖同步之下,經(jīng)過(guò)移位寄存器移位變換為并行數(shù)據(jù)保存到接收緩沖器中。發(fā)送器/接收器可采用先進(jìn)先出FIFO)模式或普通模式。 2.與PC通信 當(dāng)MCU與PC端進(jìn)行通信時(shí),需要使用TTL-USB模塊
    發(fā)表于 03-31 13:47

    AXI接口FIFO簡(jiǎn)介

    AXI接口FIFO是從Native接口FIFO派生而來(lái)的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?2156次閱讀
    AXI<b class='flag-5'>接口</b><b class='flag-5'>FIFO</b>簡(jiǎn)介