91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

輝煌的FPGA帝國起源是什么?

FPGA之家 ? 來源:數(shù)字積木 ? 作者:Fanxin Meng ? 2021-03-12 14:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1984年,Xilinx公司的創(chuàng)始人之一,密西根大學(xué)畢業(yè)生,RossFreeman第一次提出了可編程邏輯器件(PLD)的概念,讓芯片成為一個空白的畫布,可由工程師通過編程在上面任意“涂鴉”。

Freeman也因為這項發(fā)明進入2009美國發(fā)明家名人堂。遺憾的是英年早逝的他沒能看到他所締造的FPGA帝國是多么的輝煌。

清華大學(xué)微電子研究所所長,中國半導(dǎo)體行業(yè)協(xié)會副理事長魏少軍先生曾用印一本書來區(qū)別芯片的設(shè)計、制造、封測過程:設(shè)計相當(dāng)于作家寫了一本書,制造相當(dāng)于印刷,封裝相當(dāng)于裝訂。那么FPGA是什么?如果是一個專業(yè)從事FPGA工作的老攻城獅可能會告訴你,”Field Programmable Gate Array“,然后再補上一句”It can be anything you want“。網(wǎng)上也有很多通俗易懂的類比。例如把FPGA的開發(fā)看作是數(shù)字積木搭建,東南大學(xué)湯勇明老師就寫過一本《搭建你的數(shù)字積木——數(shù)字電路與邏輯設(shè)計》

一個個IP就像是一塊塊積木,通過調(diào)用IP"搭建"特定功能的電路,這個比喻來說明FPGA的開發(fā)再合適不過了。

也有人將FPGA比作是空白的大腦,大腦里面存在成千上萬的神經(jīng)元細胞,但是神經(jīng)元之間并沒有連接起來,也就還沒有大腦強大的功能,但是當(dāng)工程師用Verilog或者vhdl來對FPGA進行布局布線之后,神經(jīng)元就連接到了一起,大腦也就有了一些功能,給大腦輸入羊肉泡饃的畫面,會流口水之類的反應(yīng)。這個比喻來形容FPGA的設(shè)計原理再合適不過了。

另外,還有人將FPGA中的一些組成部分和生物化學(xué)有機體類比。FPGA中最基本的單元——可編程邏輯單元(CLB),可以類比為有機體中的蛋白質(zhì)分子,生物化學(xué)的角度上,蛋白質(zhì)可以合成更高更復(fù)雜的器官,例如心,肝,胃,胳膊腿等,那么同樣CLB作為電子有機體中的蛋白質(zhì)分子,當(dāng)然就可以合成一個電子有機體(類比人)的各個模塊(器官),有的器官復(fù)雜,需要很多蛋白質(zhì)分子分層次合成,那么同樣,有的電子系統(tǒng)的模塊的也極其復(fù)雜,需要CLB分層次合成。

那么蛋白質(zhì)分子在合成各種不同的器官的時候,靠什么做指導(dǎo)嘞?人體內(nèi)部有著極其龐大復(fù)雜的DNA序列,這個DNA序列記錄著人體的所有信息。在受精卵生成胚胎階段,其中的某一段序列指導(dǎo)胚胎的這一坨(也就是這一堆蛋白質(zhì)分子)成為未來的手,另一端序列指導(dǎo)胚胎的另一堆蛋白質(zhì)分子成為未來的胳膊。那么同樣,在FPGA中也會有等價于生物化學(xué)有機體中的DNA,就是bit_stream。bit_stream和DNA完全類似,就是一段序列,指導(dǎo)著若干CLB合成某一個執(zhí)行具體功能的模塊。

在有機體中還有脂肪的存在,脂肪的一大作用就是存儲能量,在FPGA中負(fù)責(zé)存儲的是BRAM,不同的是脂肪儲存的是能量,BRAM儲存的是數(shù)據(jù)。

FPGA中還有一個很重要的東西叫做DSP,即數(shù)字信號處理器,在人的大腦里面有一片腦回溝區(qū)域?qū)iT負(fù)責(zé)數(shù)學(xué)運算,兩者可以做一個類比。

生物體中還有一個十分重要的器官叫心臟,而FPGA中有一個東西叫時鐘,心臟控制脈搏,時鐘則負(fù)責(zé)整個系統(tǒng)的工作頻率。有了心臟,人類才得以正?;顒?,有了時鐘,系統(tǒng)才得以有條不紊的運行。

在FPGA的設(shè)計當(dāng)中編寫的RTL代碼,通過軟件工具可以生成人類看不懂的bit_stream,也就是說工程師每天的工作都是在編寫FPGA的DNA,在生物學(xué)領(lǐng)域,我相信大多數(shù)的科學(xué)家畢生都在做著解讀‘人類天書’DNA的工作吧。這樣一一類比下來感覺FPGA的開發(fā)就像是在造人一樣,頓時感覺代碼都不枯燥了。

首款 FPGA,即賽靈思 XC2064,只包含 64 個邏輯模塊,每個模塊含有兩個 3 輸入查找表 (LUT) 和一個寄存器。按照現(xiàn)在的計算,該器件有 64 個邏輯單元——不足 1000 個邏輯門。盡管容量很小,XC2064 晶片的尺寸卻非常大,比當(dāng)時的微處理器還要大;而且采用 2.5 微米工藝技術(shù)勉強能制造出這種器件。但隨著IC制造工藝的發(fā)展,F(xiàn)PGA也迅速發(fā)展,資源爆炸式增長,ZYNQ系列的Z-7100的邏輯單元已經(jīng)到了444k。

與FPGA同為PLD的還有CPLD,CPLD(Complex Programmable Logic Device),復(fù)雜可編程邏輯器件。CPLD由可編程邏輯的功能圍繞一個可編程互連矩陣構(gòu)成,由固定長度的金屬線實現(xiàn)邏輯單元之間的互連,并增加了I/O控制模塊的數(shù)量和功能。

CPLD的基本結(jié)構(gòu)可看成由可編程邏輯陣列(LAB),可編程I/O控制模塊和可編程內(nèi)部連線(PIA)等三部分組成。

可編程邏輯陣列(LAB):由若干個可編程邏輯宏單元(Logic Macro Cell,LMC)組成,LMC主要包括與陣列、或陣列、可編程觸發(fā)器和多路選擇器等電路,能獨立地配置為時序或組合工作方式。

FPGA由可編程邏輯塊(CLB),輸入/輸出模塊(IOB)及可編程互連資源(PIR)等三種可編程電路和一個SRAM結(jié)構(gòu)的配置存儲單元組成。CLB是實現(xiàn)邏輯功能的基本單元,他們通常規(guī)則排列成一個陣列,散布于整個芯片中??删幊梯斎?輸出模塊(IOB)主要完成芯片上的邏輯與外部引腳的接口,它通常排列在芯片的四周??删幊袒ミB資源(PIR)包括各種長度的連線線段和一些可編程鏈接開關(guān),他們將各個CLB之間或CLB與IOB之間以及IOB之間連接起來,構(gòu)成特定功能的電路。

CLB主要由邏輯函數(shù)發(fā)生器,觸發(fā)器,數(shù)據(jù)選擇器等電路組成。邏輯函數(shù)發(fā)生器主要由查找表(Look Up Table)構(gòu)成。

查找表LUT實質(zhì)上是一個RAM,當(dāng)用戶描述了一個邏輯電路后,軟件會計算所有可能的結(jié)果,并寫入RAM。每一個信號進行邏輯運算,就等于輸入一個地址進行查表,找出地址對應(yīng)的內(nèi)容,輸出結(jié)果。這樣也大大加快了FPGA的運算速度。

FPGA和CPLD的區(qū)別主要有以下幾點:

810290f0-82f4-11eb-8b86-12bb97331649.jpg

(1) FPGA采用SRAM進行功能配置,可重復(fù)編程,但系統(tǒng)掉電后,SRAM中的數(shù)據(jù)丟失,因此,需要在FPGA外加EPROM,將配置數(shù)據(jù)寫入其中,系統(tǒng)每次上電自動將數(shù)據(jù)引入SRAM中。CPLD器件一般采用EEPROM存儲技術(shù),可重復(fù)編程,并且系統(tǒng)掉電后,EEPROM中的數(shù)據(jù)不會丟失,適用于數(shù)據(jù)的保密。

(2)FPGA器件含有豐富的觸發(fā)器資源,易于實現(xiàn)時序邏輯,如果要求實現(xiàn)較復(fù)雜的組合電路,則需要幾個CLB結(jié)合起來實現(xiàn)。CPLD的與或陣列結(jié)構(gòu),更適用于實現(xiàn)大規(guī)模組合功能,但觸發(fā)器資源相對較少。

(3)FPGA是細顆粒度結(jié)構(gòu),CPLD是粗粒度結(jié)構(gòu)。FPGA內(nèi)部有豐富連線資源,CLB分塊較小,芯片利用率高。CPLD宏單元的與或陣列較大,通常不能完全被應(yīng)用,且宏單元之間的主要通過高速數(shù)據(jù)通道連接,其容量有限,限制了器件的靈活布線,因此,CPLD利用率較FPGA器件低。

(4)FPGA為非連續(xù)式布線,CPLD為連續(xù)式布線。FPGA器件每次編程時實現(xiàn)的邏輯功能一樣,但走的路線不同,因此延時不易控制,即時序延遲不可預(yù)測。CPLD每次布線路徑一樣,消除了分段式互連結(jié)構(gòu)在定時上的差異,并在邏輯單元之間提供快速且具有固定延時的通路,CPLD的延時小,且時序延遲可預(yù)測。CPLD比FPGA可工作在更高的頻率。

所以FPGA是什么?

Itcan beanything you want!

原文標(biāo)題:FPGA掃盲文

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22410

    瀏覽量

    636254
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1798

    瀏覽量

    133426

原文標(biāo)題:FPGA掃盲文

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    探索IGLOO2 FPGA與SmartFusion2 SoC FPGA的電氣特性與應(yīng)用潛力

    探索IGLOO2 FPGA與SmartFusion2 SoC FPGA的電氣特性與應(yīng)用潛力 在當(dāng)今電子科技飛速發(fā)展的時代,FPGA與SoC FPGA在眾多領(lǐng)域發(fā)揮著至關(guān)重要的作用。Mi
    的頭像 發(fā)表于 02-10 11:30 ?162次閱讀

    Microsemi IGLOO2 FPGA與SmartFusion2 SoC FPGA深度剖析

    Microsemi IGLOO2 FPGA與SmartFusion2 SoC FPGA深度剖析 作為一名電子工程師,在日常的設(shè)計工作中,FPGA與SoC FPGA是我們經(jīng)常會用到的重要
    的頭像 發(fā)表于 02-09 17:20 ?317次閱讀

    FPGA 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    很多開發(fā)者第一次接觸FPGA,都會有同樣的疑問:FPGA是硬件,不是軟件,怎么寫程序?答案就是用硬件描述語言(HDL),最常用的就是Verilog和VHDL。今天,我們就帶你入門,搞清楚FPGA編程
    的頭像 發(fā)表于 01-19 09:05 ?448次閱讀
    <b class='flag-5'>FPGA</b> 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    MarketsandMarkets FPGA行業(yè)報告,2026~2030 FPGA市場洞察

    2025年10月,全球知名市場研究與商業(yè)洞察權(quán)威咨詢機構(gòu) MarketsandMarkets 發(fā)布?Field-Programmable Gate Array (FPGA) MarketSize
    的頭像 發(fā)表于 11-20 13:20 ?486次閱讀
    MarketsandMarkets <b class='flag-5'>FPGA</b>行業(yè)報告,2026~2030 <b class='flag-5'>FPGA</b>市場洞察

    匯編語言的起源

    一、匯編語言是什么? 我們知道,CPU 只負(fù)責(zé)計算,本身不具備智能。你輸入一條指令(instruction),它就運行一次,然后停下來,等待下一條指令。 這些指令都是二進制的,稱為操作碼(opcode),比如加法指令就是00000011。編譯器的作用,就是將高級語言寫好的程序,翻譯成一條條操作碼。 對于人類來說,二進制程序是不可讀的,根本看不出來機器干了什么。為了解決可讀性的問題,以及偶爾的編輯需求,就誕生了匯編語言。 「匯編語言是二進制指令的文本形式」,與指令是一一對應(yīng)的關(guān)系。比如,加法指令00000011寫成匯編語言就是 ADD。只要還原成二進制,匯編語言就可以被 CPU 直接執(zhí)行,所以它是最底層的低級語言。 二、源起 最早的時候,編寫程序就是手寫二進制指令,然后通過各種開關(guān)輸入計算機,比如要做加法了,就按一下加法開關(guān)。后來,發(fā)明了紙帶打孔機,通過在紙帶上打孔,將二進制指令自動輸入計算機。 為了解決二進制指令的可讀性問題,工程師將那些指令寫成了八進制。二進制轉(zhuǎn)八進制是輕而易舉的,但是八進制的可讀性也不行。 很自然地,最后還是用文字表達,加法指令寫成 ADD。內(nèi)存地址也不再直接引用,而是用標(biāo)簽表示。 這樣的話,就多出一個步驟,要把這些文字指令翻譯成二進制,這個步驟就稱為 assembling,完成這個步驟的程序就叫做 assembler。它處理的文本,自然就叫做 aseembly code。標(biāo)準(zhǔn)化以后,稱為 assembly language,縮寫為 asm,中文譯為匯編語言。 **每一種 CPU 的機器指令都是不一樣的,因此對應(yīng)的匯編語言也不一樣。
    發(fā)表于 11-20 07:19

    如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA中實現(xiàn)SRAM讀寫測試,包括設(shè)計SRAM接口模塊
    的頭像 發(fā)表于 10-22 17:21 ?4342次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上實現(xiàn)SRAM的讀寫測試

    FPGA技術(shù)為什么越來越牛,這是有原因的

    最近幾年,FPGA這個概念越來越多地出現(xiàn)。例如,比特幣挖礦,就有使用基于FPGA的礦機。還有,之前微軟表示,將在數(shù)據(jù)中心里,使用FPGA“代替”CPU,等等。其實,對于專業(yè)人士來說,FPGA
    的頭像 發(fā)表于 08-22 11:39 ?5050次閱讀
    <b class='flag-5'>FPGA</b>技術(shù)為什么越來越牛,這是有原因的

    洲明科技與華輝煌簽訂100萬臺AI智能硬件供貨框架協(xié)議

    經(jīng)過雙方長時間的深度聯(lián)合研發(fā)、測試及小批量訂單生產(chǎn)后,洲明集團旗下全資AI子公司——洲明數(shù)字文化科技有限公司與廣東華輝煌光電科技有限公司(簡稱“華輝煌”),于近日正式簽訂AI智能燈具聯(lián)合開發(fā)及供貨
    的頭像 發(fā)表于 08-19 09:58 ?1337次閱讀

    Altera Agilex? 3 FPGA和SoC FPGA

    Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和SoC FPGA使創(chuàng)新者能夠?qū)⒊杀緝?yōu)化的設(shè)計提升到更高的性能水平。
    的頭像 發(fā)表于 08-06 11:41 ?4126次閱讀
    Altera Agilex? 3 <b class='flag-5'>FPGA</b>和SoC <b class='flag-5'>FPGA</b>

    FPGA與高速ADC接口簡介

    本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?3149次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口簡介

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計的IP核,它允許設(shè)計者通過JTAG接口實時讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)計的運行狀態(tài)并修改其行為。VIO IP核提供了一個簡單易用的接口,使得用戶可以輕松地與
    的頭像 發(fā)表于 06-09 09:32 ?3954次閱讀
    <b class='flag-5'>FPGA</b>調(diào)試方式之VIO/ILA的使用

    智多晶FPGA設(shè)計工具HqFpga接入DeepSeek大模型

    在 AI 賦能工程設(shè)計的時代浪潮中,智多晶率先邁出關(guān)鍵一步——智多晶正式宣布旗下 FPGA 設(shè)計工具 HqFpga 接入 DeepSeek 大模型,并推出 FPGA 設(shè)計專屬 AI 助手——晶小助!這是
    的頭像 發(fā)表于 06-06 17:06 ?1529次閱讀

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列),是一種可在出廠后由用戶根據(jù)實際需求進行編程配置的集成電路。與專用集成電路(如ASIC)不同,FPGA在硬件層面具備高度的可重構(gòu)性,能夠靈活實現(xiàn)各類數(shù)字邏輯電路和復(fù)雜系統(tǒng)方案。
    的頭像 發(fā)表于 05-12 09:30 ?2891次閱讀

    ?廿載電磁鑄輝煌,而今破浪再啟航 | 賽盛集團20周年慶典 技術(shù)直播圓滿落幕!

    2025年4月26日,賽盛集團迎來成立20周年的高光時刻。以“廿載電磁鑄輝煌,而今破浪再啟航”為主題,一場融合技術(shù)分享、未來展望與溫情慶典的直播盛會盛大開啟!線上線下同步聯(lián)動,集團全員、行業(yè)伙伴
    的頭像 發(fā)表于 04-30 18:22 ?865次閱讀
    ?廿載電磁鑄<b class='flag-5'>輝煌</b>,而今破浪再啟航 | 賽盛集團20周年慶典 技術(shù)直播圓滿落幕!

    國產(chǎn)FPGA往事

    首先,這篇文章的后半部分,會有一個廣告:我去年和紫光同創(chuàng)原廠的技術(shù)專家寫了一本書——《國產(chǎn)FPGA權(quán)威開發(fā)指南》,我想送一些書給到熟悉的、曾經(jīng)熟悉的、或者還未熟悉的FPGA開發(fā)者同行,請各位開發(fā)者
    的頭像 發(fā)表于 04-14 09:53 ?803次閱讀
    國產(chǎn)<b class='flag-5'>FPGA</b>往事