導(dǎo)言：這篇為PCIe要提及的時(shí)鐘類型作個(gè)小鋪墊，可以大致作一個(gè)了解，想深入了解可以參考更加細(xì)致的文獻(xiàn)。

三種基本的I/O架構(gòu)

1? 通用時(shí)鐘（Common Clock）

2? 前向時(shí)鐘（Forward Clock）

3? 嵌入時(shí)鐘（Embedded Clock）

?這些I/O架構(gòu)用于需要不同級(jí)別I/O帶寬的各種應(yīng)用

?處理器可能具有這些I/O類型中的一種或全部

?通常，相同的電路可用于仿真不同的I/O方案以重復(fù)使用設(shè)計(jì)

通用時(shí)鐘的I/O架構(gòu)

?在原始計(jì)算機(jī)系統(tǒng)中常見

?同步系統(tǒng)（Synchronous system）

?通用總線時(shí)鐘控制芯片到芯片的傳輸

?需要等長的走線路徑，以最大程度地減少時(shí)鐘偏斜

?數(shù)據(jù)速率通常限制在0?100Mb（數(shù)據(jù)可能比較老）

通用時(shí)鐘I/O循環(huán)時(shí)間

通用時(shí)鐘I/O限制

?難以控制時(shí)鐘偏斜和傳播延遲

?需要嚴(yán)格控制絕對(duì)延遲以滿足給定的周期時(shí)間

?對(duì)芯片上電路和電路板布線路徑中的延遲變化很敏感

?由于片上延遲和片外延遲之間的相關(guān)性低，難以補(bǔ)償延遲變化

?雖然通常用于片上通信，但應(yīng)用的速度受限

前向時(shí)鐘I/O架構(gòu)

?通常作為高速傳輸中，TX芯片到RX芯片的前向參考時(shí)鐘

?同步系統(tǒng)（Mesochronous system）

?用于處理器內(nèi)存接口和多處理器通信

?英特爾QPI

?Hypertransport（HT總線）

?需要一個(gè)額外的時(shí)鐘通道

?“相干”時(shí)鐘可實(shí)現(xiàn)從低頻到高頻的抖動(dòng)跟蹤

?需要好的時(shí)鐘接收放大器，因?yàn)榍跋驎r(shí)鐘會(huì)被通道衰減

前向時(shí)鐘I/O限制

?時(shí)鐘偏斜會(huì)限制前向時(shí)鐘I/O性能

?驅(qū)動(dòng)能力和負(fù)荷失配

?互連長度不匹配

?低通通道導(dǎo)致抖動(dòng)放大

?前向時(shí)鐘的占空比變化

前向時(shí)鐘I/O偏斜校正

?每通道偏移校正可顯著提高數(shù)據(jù)速率

?采樣時(shí)鐘調(diào)整為輸入數(shù)據(jù)眼的中心時(shí)鐘

?實(shí)施

?延遲鎖定環(huán)路和相位內(nèi)插器

?注入鎖定振蕩器

?相位采集可以是

?基于BER的附加輸入相位采樣器

?基于相位檢測(cè)器，并帶有額外的輸入相位采樣器，定期打開電源

前向時(shí)鐘I/O電路

?TX PLL

?TX時(shí)鐘分配

?復(fù)制TX時(shí)鐘驅(qū)動(dòng)器

?通道

?前向時(shí)鐘放大器

?RX時(shí)鐘分配

?去偏斜電路

?DLL/PI

?注入鎖定振蕩器

嵌入式時(shí)鐘I/O架構(gòu)

?可用于同步或準(zhǔn)同步系統(tǒng)（mesochronousor plesiochronous systems）

?從輸入數(shù)據(jù)流中提取時(shí)鐘頻率和最佳相位

?持續(xù)運(yùn)行的相位檢測(cè)

?CDR實(shí)施（應(yīng)用）（CDR:clock and data recovery）

?基于每個(gè)通道的PLL

?雙環(huán)帶全局PLL或

?本地DLL/PI

?本地相位旋轉(zhuǎn)器PLL

嵌入式時(shí)鐘I/O限制

?抖動(dòng)跟蹤受CDR帶寬限制（clock and data recovery）

?技術(shù)擴(kuò)展允許具有更高帶寬的CDR，從而可以實(shí)現(xiàn)更高的頻率抖動(dòng)跟蹤

?一般而言，實(shí)現(xiàn)前向時(shí)鐘需要更多的硬件（注：原文是，Generally more hardwarethan forward clockimplementations，我聯(lián)系上下文自己翻譯的，這里貼出來作為參考）

?額外的輸入相位采樣器

嵌入式時(shí)鐘I/O電路

?TX PLL

?TX時(shí)鐘分配

?CRD

?基于每個(gè)通道的PLL

?雙環(huán)帶全局PLL和

?本地DLL / PI

?本地相位旋轉(zhuǎn)器PLL

?全局PLL需要將RX時(shí)鐘分配給各個(gè)通道

原文標(biāo)題：?I/O時(shí)鐘架構(gòu)

文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq