91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA的雷達(dá)雜波速度譜圖的實(shí)現(xiàn)方法

電子工程師 ? 來(lái)源:電子技術(shù)應(yīng)用第12期 ? 作者:王平安 潘瑞云 周 ? 2021-05-05 14:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

雜波和干擾的有效抑制已經(jīng)成為雷達(dá)信號(hào)處理的一個(gè)主要研究方向?,F(xiàn)代雷達(dá)面臨的雜波環(huán)境相當(dāng)復(fù)雜,普通的動(dòng)目標(biāo)對(duì)消系統(tǒng)主要是對(duì)固定的地物雜波有一個(gè)很好的抑制效果,但對(duì)像氣象、海浪、箔條等具有一定速度的運(yùn)動(dòng)雜波而言,雜波譜的中心會(huì)偏離零多普勒頻率,如不采取有效措施,將無(wú)法很好地消去這類(lèi)雜波[1-2]。因此考慮到雜波的運(yùn)動(dòng)性、區(qū)域性及時(shí)變性,為自適應(yīng)地抑制低速運(yùn)動(dòng)雜波,建立動(dòng)態(tài)雜波速度譜圖是一個(gè)很好的選擇。

現(xiàn)有的文獻(xiàn)對(duì)雜波輪廓圖和雜波幅度圖研究較多[3-6]。雜波輪廓圖可以用來(lái)選擇正常支路和MTD(或MTI)相參處理支路,在雜波輪廓圖內(nèi)的數(shù)據(jù)采用相參信號(hào)處理后輸出,在雜波輪廓圖之外的部分采取正常支路輸出,從而提高弱小目標(biāo)在弱雜波或無(wú)雜波條件下的檢測(cè)能力[6]。

雜波幅度圖可以用在恒虛警檢測(cè)中。參考文獻(xiàn)[7]和參考文獻(xiàn)[8]對(duì)三維立體雜波圖的形成與應(yīng)用進(jìn)行了研究。而目前對(duì)雜波速度圖的研究相對(duì)較少。

1 自適應(yīng)雜波抑制技術(shù)

對(duì)于運(yùn)動(dòng)雜波,在計(jì)算得到其多普勒頻率之后,抑制雜波的方法一般有兩種[9]:(1)對(duì)回波信號(hào)u(t)進(jìn)行運(yùn)動(dòng)雜波譜中心補(bǔ)償,將運(yùn)動(dòng)雜波譜中心移動(dòng)到零頻,再用凹口位于零頻的MTI濾波器抑制運(yùn)動(dòng)雜波;(2)直接采用凹口位于fd處的MTI濾波器來(lái)抑制運(yùn)動(dòng)雜波,而凹口于fd處的MTI濾波器權(quán)系數(shù)可預(yù)先存儲(chǔ)在一個(gè)濾波器權(quán)系數(shù)庫(kù)中,如圖1所示。

pIYBAGB_7nmAOIGQAAA8P1M34ZY729.png

不管是對(duì)運(yùn)動(dòng)雜波進(jìn)行多普勒中心補(bǔ)償,還是利用權(quán)庫(kù)法,都需要計(jì)算出運(yùn)動(dòng)雜波譜中心,即運(yùn)動(dòng)雜波的速度。因此在這里設(shè)計(jì)了一種求雜波速度譜圖的方法,統(tǒng)計(jì)緩慢移動(dòng)雜波的速度,將雜波的多普勒中心頻率存儲(chǔ),利用FPGA的高效處理能力,通過(guò)軟件編程的方法實(shí)現(xiàn)雜波速度譜圖的建立,工程實(shí)現(xiàn)方便。

2 速度譜圖的實(shí)現(xiàn)

求雜波速度的方法有多種,一種是經(jīng)典的譜估計(jì)FFT法,速度精度與FFT的點(diǎn)數(shù)有關(guān)。在信號(hào)重頻已知的情況下,F(xiàn)FT點(diǎn)數(shù)越高速度分辨精度越高。還可以用arctan求相位差的方法求雜波速度,在求解反正切函數(shù)的運(yùn)算中,傳統(tǒng)的方法有查表法、多項(xiàng)式近似法、查表與多項(xiàng)式結(jié)合法、逐位法等[10]。然而,這些方法在速度和精度上達(dá)不到要求并且硬件實(shí)現(xiàn)困難。

為了方便在FPGA中實(shí)現(xiàn),適合FPGA中的操作流程,本設(shè)計(jì)選擇互相關(guān)法進(jìn)行多普勒速度的求解。

o4YBAGB_7vmAMOyuAADu0NQ1BeQ339.png

3063795363674.gif

3 仿真與實(shí)驗(yàn)結(jié)果分析

本實(shí)驗(yàn)利用雷達(dá)采集到的真實(shí)回波數(shù)據(jù)進(jìn)行處理分析。圖3顯示的是雷達(dá)原始回波數(shù)據(jù)圖像,縱坐標(biāo)是距離單元,橫坐標(biāo)是脈沖數(shù),灰度代表回波強(qiáng)度。其中在距離單元為160處有一個(gè)運(yùn)動(dòng)目標(biāo),而在距離單元為100處有一個(gè)靜止的大物體,其回波強(qiáng)度遠(yuǎn)大于運(yùn)動(dòng)目標(biāo)的回波強(qiáng)度。

o4YBAGB_7ziAVfdIAAFljZAYhGc487.png

從圖4中可以很方便地看出各個(gè)距離單元的速度,在距離單元為100處有一個(gè)緩慢的速度變化過(guò)程,是由于天線掃描調(diào)制所引起的。此雜波速度圖為抑制靜止物體回波和緩慢運(yùn)動(dòng)雜波提供了良好的依據(jù),可以有效地檢測(cè)出快速運(yùn)動(dòng)目標(biāo)。

在ISE開(kāi)發(fā)環(huán)境中進(jìn)行編程,F(xiàn)PGA處理程序如圖5所示。將雷達(dá)數(shù)據(jù)通過(guò)ISIM導(dǎo)入到ISE中,對(duì)回波數(shù)據(jù)在FPGA處理之后,再利用Matlab畫(huà)出其速度譜圖,如圖6所示??梢钥闯觯ㄟ^(guò)硬件處理之后的速度圖與仿真結(jié)果吻合,驗(yàn)證了此方法的可行性。

pIYBAGB_71qASqurAAGOIfnucLg399.png

本文主要研究了一種雜波速度譜圖的建立方法,目的是統(tǒng)計(jì)緩慢移動(dòng)的雜波速度,將雜波的多普勒中心頻率存儲(chǔ),可以用來(lái)補(bǔ)償運(yùn)動(dòng)雜波的速度或者結(jié)合權(quán)系數(shù)庫(kù)完成雜波的自適應(yīng)抑制。利用可編程器件FPGA高效的并行處理能力,通過(guò)VHDL軟件編程的方法實(shí)現(xiàn)雜波速度譜圖的建立,實(shí)現(xiàn)方便,對(duì)工程應(yīng)用具有一定的指導(dǎo)意義。

參考文獻(xiàn)

[1] 韓棟,湯建龍?;陔s波多普勒相位估計(jì)補(bǔ)償?shù)腁MTI方法[J]。電子科技,2011,24(1):68-70.

[2] 李濤,鐘志峰,黃堅(jiān)。一種新的雷達(dá)動(dòng)目標(biāo)檢測(cè)方法[J]。微型機(jī)與應(yīng)用,2012,31(17):72-74.

[3] Chen Xiaolong,Huang Yong,Guan Jian,et al.Sea clutter suppression and moving target detection method based on clutter map cancellation in FRFT domain[C].2011 IEEE CIE International Conference,2011,1:438-441.

[4] HOURIA M,M′HAMED H,F(xiàn)ATIHA Y E.A real time implementation on FPGA of a clutter map CFAR detector[C]。 Radar Symposium(IRS),2011 Proceedings International,IEEE,2011:207-211.

[5] 王雪,雷卓,歐陽(yáng)耀果。基于雷達(dá)雜波圖的CFAR算法[J]?;鹂?a target="_blank">雷達(dá)技術(shù),2010,39(4):52-55.

[6] 劉俊濤,侯穎妮,宋萬(wàn)杰,等。輪廓雜波圖恒虛警處理中面雜波性能分析[J]。電子學(xué)報(bào),2006,34(9):1649-1652.

[7] 閆修林,阮增苗。雜波圖技術(shù)在雷達(dá)終端信號(hào)處理中的應(yīng)用[J]?,F(xiàn)代雷達(dá),2004,26(5):34-36.

[8] 劉俊濤,宋萬(wàn)杰,吳順君?;贔PGA三維雜波圖的設(shè)計(jì)與實(shí)現(xiàn)[J]?,F(xiàn)代雷達(dá),2005,27(12):17-20.

[9] 吳順君,梅曉春。雷達(dá)信號(hào)處理和數(shù)據(jù)處理技術(shù)[M]。北京:電子工業(yè)出版社,2008.

[10] 駱艷卜,張會(huì)生,張斌,等。一種CORDIC算法的FPGA實(shí)現(xiàn)[J]。計(jì)算機(jī)仿真,2009,26(9):305-307.

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22412

    瀏覽量

    636374
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7335

    瀏覽量

    94778
  • FFT
    FFT
    +關(guān)注

    關(guān)注

    15

    文章

    458

    瀏覽量

    63078
  • MTI
    MTI
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    7746
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA 信號(hào)處理板卡設(shè)計(jì)原理:618-基于FMC+的XCVU3P高性能 PCIe 載板

    汽車(chē)駕駛員輔助, FPGA 信號(hào)處理, XCVU3P板卡, 雷達(dá)圖像處理, 衛(wèi)星通信系統(tǒng), 基帶通信接收
    的頭像 發(fā)表于 01-30 10:27 ?252次閱讀
    <b class='flag-5'>FPGA</b> 信號(hào)處理板卡設(shè)計(jì)原理<b class='flag-5'>圖</b>:618-基于FMC+的XCVU3P高性能 PCIe 載板

    使用單芯片 8 x 8 級(jí)聯(lián)收發(fā)器實(shí)現(xiàn) 4D 雷達(dá)成像

    ? 本文探討了?AWR2188?等單芯片 8 x 8 雷達(dá)收發(fā)器如何為自動(dòng)駕駛車(chē)輛實(shí)現(xiàn)先進(jìn)的 4D 成像雷達(dá)。4D 雷達(dá)增加垂直角度測(cè)量功能來(lái)檢測(cè)物體高度,從而提高 ADAS 的精度。
    的頭像 發(fā)表于 01-08 11:29 ?461次閱讀
    使用單芯片 8 x 8 級(jí)聯(lián)收發(fā)器<b class='flag-5'>實(shí)現(xiàn)</b> 4D <b class='flag-5'>雷達(dá)</b>成像

    詳解FPGA定點(diǎn)數(shù)計(jì)算方法

    FPGA定點(diǎn)數(shù)計(jì)算在高效資源利用、運(yùn)算速度優(yōu)勢(shì)、硬件可預(yù)測(cè)性和成本效益等方面發(fā)揮著重要作用。它能節(jié)省邏輯和存儲(chǔ)資源,實(shí)現(xiàn)更快速的運(yùn)算和更高的時(shí)鐘頻率,保證行為可預(yù)測(cè)且易于硬件實(shí)現(xiàn)和驗(yàn)證
    的頭像 發(fā)表于 12-02 10:09 ?514次閱讀
    詳解<b class='flag-5'>FPGA</b>定點(diǎn)數(shù)計(jì)算<b class='flag-5'>方法</b>

    pwm關(guān)閉后,有雜波怎么解決?

    使用cw32l083的芯片,用GTIM3-CH3,PA11輸出38K的pwm發(fā)送紅外信號(hào),使能定時(shí)器后,即使占空比設(shè)為0,也會(huì)輸出雜波,或者關(guān)閉定時(shí)器,也會(huì)有雜波,大概要怎么配置呢?
    發(fā)表于 11-24 07:08

    達(dá)通通過(guò)港交所聆訊 前9月交付激光雷達(dá)超18萬(wàn)臺(tái)

    了約18.1萬(wàn)臺(tái)車(chē)規(guī)級(jí)激光雷達(dá),同比增長(zhǎng)7.7%。同時(shí),自2024年第四季度至2025年第三季度,達(dá)通連續(xù)四個(gè)季度實(shí)現(xiàn)毛利潤(rùn)為正。 業(yè)務(wù)層面,達(dá)通憑借車(chē)規(guī)級(jí)主激光
    的頭像 發(fā)表于 11-12 19:55 ?1768次閱讀
    <b class='flag-5'>圖</b>達(dá)通通過(guò)港交所聆訊 前9月交付激光<b class='flag-5'>雷達(dá)</b>超18萬(wàn)臺(tái)

    如何使用FPGA實(shí)現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA實(shí)現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過(guò)Verilog語(yǔ)言進(jìn)行編程設(shè)計(jì)。SRIO作為一種高速、低延遲的串行互連技術(shù),在高性能計(jì)算和嵌入式系統(tǒng)中廣
    的頭像 發(fā)表于 11-12 14:38 ?5770次閱讀
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>SRIO通信協(xié)議

    AMG049-003多普勒雷達(dá)速度傳感器

    AMG049-003是德國(guó)AMG-Microwave 推出的一款24 GHz多普勒雷達(dá)速度傳感器,主打“窄波束、低功耗、可識(shí)別運(yùn)動(dòng)方向”,憑借其高精度、非接觸測(cè)量和強(qiáng)環(huán)境適應(yīng)性,成為交通監(jiān)控、工業(yè)
    發(fā)表于 11-03 09:21

    如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫(xiě)測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫(xiě)測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫(xiě)入的特點(diǎn)。在FPGA實(shí)現(xiàn)SRAM讀寫(xiě)測(cè)試,包括設(shè)計(jì)SRA
    的頭像 發(fā)表于 10-22 17:21 ?4347次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實(shí)現(xiàn)</b>SRAM的讀寫(xiě)測(cè)試

    定華雷達(dá)儀表學(xué)堂:如何區(qū)別高頻與低頻雷達(dá)物位計(jì)性能比較?

    按發(fā)射雷達(dá)波的頻率分,可分為高頻雷達(dá)和低頻雷達(dá)。高頻雷達(dá)發(fā)射的20GHz以上的高頻微波,根據(jù)波的特性:速度=波長(zhǎng)*頻率,我們可以得知24GH
    的頭像 發(fā)表于 10-17 15:27 ?404次閱讀

    ASP4644芯片在雷達(dá)FPGA供電系統(tǒng)中的適配與性能分析

    本文系統(tǒng)性地分析了國(guó)科安芯推出的ASP4644芯片在雷達(dá)FPGA供電系統(tǒng)中的適配性與性能表現(xiàn)。
    的頭像 發(fā)表于 10-14 17:09 ?647次閱讀

    4D毫米波雷達(dá)比3D毫米波雷達(dá)到底強(qiáng)在哪兒?

    的灑落障礙物相較于3D毫米波有多大提升? 先說(shuō)結(jié)論,4D雷達(dá)相比傳統(tǒng)那種只能看平面的雷達(dá),最大的區(qū)別不是單純多一項(xiàng)數(shù)據(jù),而是能“看得更立體、更靠”。雷達(dá)對(duì)自動(dòng)駕駛來(lái)說(shuō),就像人的耳朵與
    的頭像 發(fā)表于 09-15 09:13 ?1571次閱讀
    4D毫米波<b class='flag-5'>雷達(dá)</b>比3D毫米波<b class='flag-5'>雷達(dá)</b>到底強(qiáng)在哪兒?

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    法的速度。我們將首先使用C語(yǔ)言進(jìn)行代碼實(shí)現(xiàn),然后在Vivado HLS中綜合實(shí)現(xiàn),并最終在FPGA板(pynq-z2)上進(jìn)行硬件實(shí)現(xiàn),同時(shí)于
    的頭像 發(fā)表于 07-10 11:09 ?2396次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    控制電機(jī)速度以正弦曲線變化的實(shí)現(xiàn)方法

    純分享帖,需要者可點(diǎn)擊附件免費(fèi)獲取完整資料~~~*附件:控制電機(jī)速度以正弦曲線變化的實(shí)現(xiàn)方法.pdf【免責(zé)聲明】本文系網(wǎng)絡(luò)轉(zhuǎn)載,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)第一時(shí)間告知,刪除內(nèi)容!
    發(fā)表于 06-06 14:01

    如何使用USB中斷傳輸方法訪問(wèn)FPGA?

    我目前正在設(shè)計(jì)一個(gè)可以通過(guò) CY7C65216 從 Windows PC 訪問(wèn) FPGA 的單元。 我正在考慮使用USB中斷傳輸方法訪問(wèn)FPGA。 這可能嗎? 如果有,是否有任何示例軟件程序(驅(qū)動(dòng)程序、應(yīng)用程序)可供我參考? 我
    發(fā)表于 05-19 06:04

    進(jìn)群免費(fèi)領(lǐng)FPGA學(xué)習(xí)資料!數(shù)字信號(hào)處理、傅里葉變換與FPGA開(kāi)發(fā)等

    ~ 01、數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn) 旨在講解前端數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。首先概述了當(dāng)前的FPGA技術(shù)、器件以及用于設(shè)計(jì)最先進(jìn)DSP系統(tǒng)的工具。闡述了計(jì)算機(jī)算法的概念、理論、FI
    發(fā)表于 04-07 16:41