幾家芯片制造商和無晶圓廠設(shè)計公司正在相互競爭，以在3nm和2nm的下一個邏輯節(jié)點開發(fā)工藝和芯片，但是將這些技術(shù)投入批量生產(chǎn)證明既昂貴又困難。

它也開始引起人們對這些新節(jié)點的需要速度以及原因的疑問。遷移到下一個節(jié)點確實可以提高性能并減少功耗和面積（PPA），但它不再是實現(xiàn)這些改進的唯一方法。實際上，與將數(shù)據(jù)在整個系統(tǒng)中的移動最小化相比，收縮功能對PPA的好處可能較小。

由于器件是為特定應(yīng)用而設(shè)計的，因此需要考慮許多因素和選擇，例如不同類型的先進封裝，更緊密的硬件和軟件集成以及混合處理不同數(shù)據(jù)類型和功能的處理元素。

“隨著越來越多的設(shè)備連接在一起，越來越多的應(yīng)用程序可用，我們看到數(shù)據(jù)呈指數(shù)級增長。我們還看到了根本上不同的工作負載，并且隨著數(shù)據(jù)和不同使用模型的不斷發(fā)展，可以預(yù)期工作負載會發(fā)生更多變化。數(shù)據(jù)的演變推動了硬件的改變，以及對計算的需求與以往不同?！?/p>

英特爾副總裁兼設(shè)計支持總經(jīng)理加里·帕頓（Gary Patton）在SEMI最近舉行的高級半導體制造大會上發(fā)表主題演講時說?！拔覀兘^對需要繼續(xù)擴展技術(shù)，但這還不夠。我們需要解決系統(tǒng)級的異構(gòu)集成，制程技術(shù)中的設(shè)計共同優(yōu)化，軟件和硬件之間的優(yōu)化，以及重要的是，

因此，盡管晶體管級的性能仍然是一個重要因素，但在前沿，它只是其中的幾個。但是至少在可預(yù)見的將來，這也是最大的芯片制造商不愿意放棄或讓步的一場競賽。三星最近披露了有關(guān)其即將面世的3nm工藝的更多細節(jié)，該工藝基于下一代晶體管類型的技術(shù)，即所謂的全柵極（GAA）FET。

本月，IBM開發(fā)了基于GAA FET的2nm芯片。另外，臺積電正在研究3nm和2nm，而英特爾也在開發(fā)先進的工藝。所有這些公司都在開發(fā)一種稱為納米片F(xiàn)ET的GAA FET，其性能要優(yōu)于當今的finFET晶體管。但是它們制造起來更困難，也更昂貴。

圖1：平面晶體管與finFET以及GAA，來源：Lam Research

預(yù)計3nm的生產(chǎn)將于2022年中開始，并且2nm的生產(chǎn)將在2023/2024之前完成，因此業(yè)界需要為這些技術(shù)做好準備。但是情況令人迷惑，關(guān)于新節(jié)點和功能的聲明并不完全像它們看起來的那樣。一方面，行業(yè)繼續(xù)在不同的節(jié)點上使用傳統(tǒng)的編號方案，但是術(shù)語并沒有真正反映出哪家公司領(lǐng)先。此外，芯片制造商在所謂的3nm節(jié)點上朝著不同的方向發(fā)展，并不是所有的3nm技術(shù)都一樣。

這樣做的好處是每個新節(jié)點都是特定于應(yīng)用程序的。在過去的幾個工藝節(jié)點中，芯片的擴展速度正在放緩，并且性價比在不斷縮小，而且很少有公司能夠負擔得起僅基于最新節(jié)點設(shè)計和制造產(chǎn)品的費用。另一方面，開發(fā)這些工藝的成本飛漲，裝備先進晶圓廠的成本也在飛速增長。如今，三星和臺積電是僅有的兩家能夠制造7nm和5nm芯片的供應(yīng)商。

此后，晶體管結(jié)構(gòu)開始發(fā)生變化。三星和臺積電正在基于當今的finFET生產(chǎn)7nm和5nm的芯片。三星將轉(zhuǎn)向3nm的納米片F(xiàn)ET。英特爾也在開發(fā)GAA技術(shù)。臺積電計劃將finFET擴展到3nm，然后在2024年左右遷移到2nm的納米片F(xiàn)ET。

IBM還正在開發(fā)使用納米片的芯片。但是該公司已經(jīng)幾年沒有生產(chǎn)自己的芯片了，目前將其生產(chǎn)外包給三星。

擴展，混亂的節(jié)點

幾十年來，IC行業(yè)一直試圖與摩爾定律保持同步，每18至24個月使芯片中的晶體管密度增加一倍。晶體管就像芯片中的開關(guān)一樣，由源極，漏極和柵極組成。在操作中，電子從源極流到漏極，并受到柵極的控制。某些芯片在同一設(shè)備中具有數(shù)十億個晶體管。

盡管如此，以18至24個月的節(jié)奏，芯片制造商推出了一種具有更高晶體管密度的新工藝技術(shù)，從而降低了每個晶體管的成本。以這種節(jié)奏（稱為節(jié)點），芯片制造商將晶體管規(guī)格擴展了0.7倍，從而使該行業(yè)在相同功率下可將性能提高40％，并將面積減小50％。該公式使新的更快的芯片具有更多功能。

每個節(jié)點都有一個數(shù)字名稱。幾年前，節(jié)點的指定是基于關(guān)鍵的晶體管指標，即柵極長度。“例如，0.5μm技術(shù)節(jié)點生產(chǎn)的柵極長度為0.5μm的晶體管，” Lam Research大學項目負責人Nerissa Draeger解釋說。

隨著時間的流逝，柵極長度縮放速度變慢，并且在某些時候，它與相應(yīng)的節(jié)點號不匹配。Draeger說：“多年來，技術(shù)節(jié)點的定義已經(jīng)發(fā)展起來，現(xiàn)在被認為更像是世代名稱，而不是衡量任何關(guān)鍵維度。”

一段時間以來，節(jié)點號已成為純粹的市場名稱。例如，5nm是當今最先進的工藝，但尚無商定的5nm規(guī)格。3nm，2nm等也是如此。當供應(yīng)商為節(jié)點使用不同的定義時，這更加令人困惑。英特爾將基于其10納米制程來交付芯片，這對于臺積電和三星而言大致相當于7納米。

多年來，供應(yīng)商或多或少地遵循國際半導體技術(shù)路線圖（ITRS）定義的晶體管縮放規(guī)格。2015年，ITRS的工作被暫停，由業(yè)界自行定義規(guī)格。IEEE取而代之的是實施了《國際設(shè)備和系統(tǒng)路線圖》（IRDS），該指南著重于持續(xù)擴展（More Moore）和高級封裝與集成（More Than Moore）。

Draeger說：“保持不變的是，我們期望節(jié)點擴展將帶來更好的設(shè)備性能，更高的電源效率和更少的制造成本?！?/p>

這并非易事。多年以來，供應(yīng)商一直使用傳統(tǒng)的平面晶體管來開發(fā)芯片，但十年前，這些結(jié)構(gòu)的壁壘達到了20nm。平面晶體管仍用于28nm / 22nm及以上的芯片中，但業(yè)界需要一種新的解決方案。因此，英特爾在2011年推出了22nm的finFET。鑄造廠緊隨其后的是16nm / 14nm的finFET。在finFET中，電流的控制是通過在鰭的三個側(cè)面的每一個上實現(xiàn)柵極來實現(xiàn)的。

FinFET使業(yè)界能夠繼續(xù)進行芯片縮放，但它們也因功能更小而變得更加復(fù)雜，從而導致設(shè)計成本不斷攀升。根據(jù)IBS首席執(zhí)行官漢德爾·瓊斯的說法，設(shè)計一種“主流” 7nm設(shè)備的成本為2.17億美元，而采用28nm芯片的設(shè)計成本為4000萬美元。在這種情況下，成本是在一項技術(shù)投入生產(chǎn)后的兩年或更長時間內(nèi)確定的。

在7nm及以下的波長下，靜電泄漏再次成為問題，功率和性能優(yōu)勢也開始減少?，F(xiàn)在，性能提升在15％到20％的范圍內(nèi)。

同時，在制造方面，finFET需要更復(fù)雜的工藝，新材料和不同設(shè)備。這反過來又增加了制造成本?！叭绻麑⒔裉斓?5nm與5nm進行比較，我們會發(fā)現(xiàn)芯片成本增加了5倍。這是由于所需的處理步驟數(shù)量所致，” TEL America副總裁兼副總經(jīng)理Ben Rathsack說道。

隨著時間的流逝，越來越少的公司擁有生產(chǎn)前沿芯片的資源或看到的價值。今天，GlobalFoundries，三星，中芯國際，臺積電，聯(lián)電和英特爾正在制造16nm / 14nm芯片。（英特爾將其稱為22nm）。但是只有三星和臺積電能夠制造7nm和5nm的芯片。英特爾仍在開發(fā)7nm及更高版本，中芯國際正在開發(fā)7nm。

轉(zhuǎn)向納米片

在3nm以下，縮放變得更加困難。開發(fā)可靠且符合規(guī)格的低功耗芯片提出了一些挑戰(zhàn)。此外，據(jù)IBS稱，開發(fā)主流的3nm芯片設(shè)計的成本達到了驚人的5.9億美元，而5nm器件的成本為4.16億美元。

然后，在制造方面，代工客戶可以沿著3nm走兩條不同的道路，這給他們帶來了艱難的選擇和各種折衷。

臺積電計劃通過縮小5nm finFET的尺寸來將finFET擴展到3nm，從而使過渡盡可能無縫。IBS的瓊斯說：“ TSMC計劃在2022年第三季度為蘋果公司提供3nm finFET的量產(chǎn)，計劃在2023年第三季度實現(xiàn)高性能計算，”

不過，這是一項短期策略。當鰭片寬度達到5nm（等于3nm節(jié)點）時，F(xiàn)inFET接近其實際極限。根據(jù)新的IDRS文件，3nm節(jié)點相當于16nm至18nm的柵極長度，45nm的柵極間距和30nm的金屬間距。相比之下，根據(jù)該文件，5nm節(jié)點等于18nm至20nm的柵極長度，48nm的柵極節(jié)距和32nm的金屬節(jié)距。

一旦finFET碰壁，芯片制造商將遷移到納米片F(xiàn)ET。三星將直接采用3nm的納米片F(xiàn)ET。根據(jù)IBS的數(shù)據(jù)，該產(chǎn)品定于2022年第四季度生產(chǎn)。

據(jù)IBS稱，臺積電計劃在2024年推出2nm的納米片F(xiàn)ET。英特爾也在開發(fā)GAA。多家無晶圓廠設(shè)計公司正在研究3nm和2nm器件，蘋果等公司計劃將該技術(shù)用于下一代器件。

納米片F(xiàn)ET是finFET的演進步驟。在納米片中，將來自finFET的鰭片放在其側(cè)面，然后分成獨立的水平片。每片或每片構(gòu)成通道。第一納米片F(xiàn)ET將可能具有3個左右的片。一扇門包裹著所有的薄片或通道。

納米片在結(jié)構(gòu)的四個側(cè)面上實現(xiàn)了柵極，比finFET能夠更好地控制電流。Leti的高級集成工程師Sylvain Barraud表示：“除了具有更好的柵極控制能力（與finFET相比）以外，GAA堆疊的納米片F(xiàn)ET還具有更高的有效溝道寬度，從而具有更高的DC性能。

相對于finFET，納米片F(xiàn)ET具有其他優(yōu)勢。在finFET中，器件的寬度被量化，這影響了設(shè)計的靈活性。在納米片中，IC供應(yīng)商具有改變晶體管中片的寬度的能力。例如，具有更寬的薄片的納米薄片提供了更多的驅(qū)動電流和性能。窄的納米片具有較小的驅(qū)動電流，但占用的面積較小。

“寬范圍的可變納米片寬度提供了更大的設(shè)計靈活性，由于鰭片數(shù)量不連續(xù)，因此對于finFET來說是不可能的。最后，由于使用不同的功函數(shù)金屬，GAA技術(shù)還提出了多種閾值電壓形式，” Barraud說。

首批3nm器件開始以早期測試芯片的形式滴入水中。在最近的一次活動中，三星披露了基于3nm納米片技術(shù)的6T SRAM的開發(fā)。該設(shè)備解決了一個主要問題。SRAM縮放縮小了器件的面積，但同時也增加了位線（BL）的電阻。作為響應(yīng)，三星將自適應(yīng)雙BL和電池供電輔助電路集成到SRAM中。

三星研究人員Taejoong Song在論文中說：“提出了一種全能的SRAM設(shè)計技術(shù)，該技術(shù)可以在功耗，性能和面積之外，更自由地提高SRAM容限?！?“此外，提出了SRAM輔助方案來克服金屬電阻，從而最大限度地提高了GAA器件的優(yōu)勢?！?/p>

同時，IBM最近展示了一種2nm測試芯片。該器件基于納米片F(xiàn)ET，可以集成多達500億個晶體管。每個晶體管由三個納米片組成，每個納米片的寬度為14nm，高度為5nm。總而言之，該晶體管具有44nm的接觸多晶硅節(jié)距和12nm的柵極長度。

IBM仍在研發(fā)中，其目標是在2024年推出該芯片。但是，在任何節(jié)點上，納米片材設(shè)備在投入生產(chǎn)之前都面臨數(shù)項挑戰(zhàn)。IBM混合云研究副總裁Mukesh Khare說：“挑戰(zhàn)的數(shù)量沒有限制?！?“我會說最大的挑戰(zhàn)包括泄漏。

您如何降低功率？當您的薄板厚度為5nm且通道長度為12nm時，如何在小尺寸上提高性能？您如何在2nm中獲得合理的RC好處？最后，與以前的節(jié)點相比，該芯片必須具有更高的性能?！?/p>

制作納米片F(xiàn)ET是困難的?！霸谌荛T納米片/納米線中，我們必須在看不見的結(jié)構(gòu)下進行處理，而在該結(jié)構(gòu)下進行測量更具挑戰(zhàn)性。這將是一個更加困難的過渡，” Lam Research計算產(chǎn)品副總裁David Fried說。

在工藝流程中，納米片F(xiàn)ET開始于在基板上形成超晶格結(jié)構(gòu)。外延工具在襯底上沉積硅鍺（SiGe）和硅的交替層。

這需要極端的制程控制?！皩γ繉i / SiGe的厚度和成分進行在線監(jiān)測至關(guān)重要，”布魯克產(chǎn)品營銷總監(jiān)Lior Levin說?！斑@些參數(shù)是器件性能和良率的關(guān)鍵?！?/p>

下一步是在超晶格結(jié)構(gòu)中開發(fā)微小的垂直鰭片。然后，形成內(nèi)部隔離物。然后，形成源極/漏極，然后進行溝道釋放工藝。柵極被顯影，形成納米片F(xiàn)ET。

圖2：堆疊納米片F(xiàn)ET的工藝流程。資料來源：Leti /半導體工程

不僅限于晶體管

晶體管縮放比例只是方程式的一部分。并且，在規(guī)模競爭繼續(xù)進行的同時，異構(gòu)集成方面的競爭也同樣激烈。許多最先進的架構(gòu)不僅包含在單個處理節(jié)點上開發(fā)的單片芯片，還包含多個處理元素，其中包括一些高度專業(yè)化的元素以及不同類型的存儲器。

英特爾的Patton說：“分布式計算正在推動另一種趨勢-特定領(lǐng)域的架構(gòu)不斷增加。我們看到的另一個趨勢是特定于領(lǐng)域的體系結(jié)構(gòu)，這些體系結(jié)構(gòu)從整體上分解出來，主要是由AI驅(qū)動的，并且是為提高效率而量身定制的。”

先進的封裝將復(fù)雜的模具集成到一個封裝中，發(fā)揮著重要作用。Patton說：“封裝創(chuàng)新現(xiàn)在開始在提高產(chǎn)品性能方面發(fā)揮更大的作用。”

“從一個節(jié)點到另一個節(jié)點，性能，功率和面積肯定涉及更多因素，” Arm技術(shù)副總裁兼研究員Peter Greenhalgh說?！叭绻澜鐑H僅依靠晶圓廠來獲得全部收益，您將非常失望。Arm提供了一種樂高設(shè)計。該樂高積木被添加到其他樂高積木中，以構(gòu)建一個非常有趣的芯片。這樣做有很多昂貴的方法，但也將在一定程度上實現(xiàn)商品化和協(xié)調(diào)化。”

向異構(gòu)架構(gòu)過渡的同時，還擴展了邊緣范圍，涵蓋了從物聯(lián)網(wǎng)設(shè)備到各種級別的服務(wù)器基礎(chǔ)架構(gòu)的所有方面，以及Google，阿里巴巴，AWS和Apple等系統(tǒng)公司為設(shè)計自己的硬件而采取的行動在大型數(shù)據(jù)中心內(nèi)優(yōu)化其特定數(shù)據(jù)流。

這掀起了狂熱的設(shè)計活動，將定制和非定制硬件，非標準封裝以及各種方法（例如內(nèi)存和近內(nèi)存處理）結(jié)合在一起，這些方法過去從未獲得過廣泛的關(guān)注。它還著重于如何對處理進行分區(qū)，哪些組件和流程需要在微體系結(jié)構(gòu)中確定優(yōu)先級，以及基于特定異構(gòu)設(shè)計的各種組件的最佳處理節(jié)點是什么。

Greenhalgh說：“視頻加速就是一個很好的例子。” “如果您是一家云服務(wù)器公司，并且要進行大量的視頻解碼和編碼，那么您就不想在CPU上這樣做。您要在其中放置視頻加速器。這是一個范式轉(zhuǎn)變。”

因此，存在更多且不同種類的處理器元素。還為現(xiàn)有的處理器內(nèi)核開發(fā)了更多擴展。

Synopsys的高級市場營銷經(jīng)理Rich Collins說：“通過添加自定義指令或使用自定義加速器，我們一直能夠擴展架構(gòu)（用于ARC處理器）。” “現(xiàn)在的不同之處在于，越來越多的客戶正在利用這一優(yōu)勢。人工智能是一個時髦的名詞，它意味著很多不同的東西，但是在這個術(shù)語后面，我們看到了很多變化。越來越多的公司在標準處理器上添加了神經(jīng)網(wǎng)絡(luò)引擎?！?/p>

這些變化不僅僅是技術(shù)上的。這也需要芯片公司內(nèi)部的變化，從各種工程團隊的組成到公司本身的結(jié)構(gòu)。

英飛凌汽車高級副總裁Shawn Slusser表示：“過去，您會發(fā)明一堆產(chǎn)品，將它們放在一堆數(shù)據(jù)手冊中，然后人們會嘗試找到它們?！?“由于設(shè)備的復(fù)雜性和使用壽命，這種方法不再可行?，F(xiàn)在，我們正在尋找一種更像是半導體超級市場的模型。如果您想將現(xiàn)實世界與數(shù)字世界聯(lián)系起來，那么一切都在一個地方，包括產(chǎn)品，人員和專業(yè)知識?！?/p>

較大的公司一直在內(nèi)部開發(fā)這種專業(yè)知識。這在蘋果的M1芯片中很明顯。該芯片是使用臺積電的5nm工藝開發(fā)的。它集成了Arm V8內(nèi)核，GPU，自定義微體系結(jié)構(gòu)，神經(jīng)引擎和圖像信號處理器，所有這些都捆綁在一個系統(tǒng)級封裝中。盡管該設(shè)計的性能可能不如使用標準行業(yè)基準的其他芯片那樣出色，但運行Apple應(yīng)用程序的性能和功耗方面的改進顯而易見。

根據(jù)行業(yè)估計，截至今天，已有約200家公司已經(jīng)開發(fā)或正在開發(fā)加速器芯片。其中有多少能存活還不得而知，但走向分崩離析是不可避免的。在邊緣，汽車，安全系統(tǒng)，機器人，AR / VR甚至智能手機生成的數(shù)據(jù)太多，無法將所有數(shù)據(jù)發(fā)送到云進行處理。

它花費的時間太長，并且需要太多的功率，內(nèi)存和帶寬。該數(shù)據(jù)中的許多數(shù)據(jù)都需要進行預(yù)處理，并且為處理該數(shù)據(jù)而對硬件進行的優(yōu)化越多，電池壽命就越長或電力成本就越低。

這就是為什么風險投資在過去幾年中一直向硬件初創(chuàng)公司投入資金的原因。在接下來的12到24個月內(nèi)，該領(lǐng)域預(yù)計將顯著縮小。

Flex Logix首席執(zhí)行官Geoff Tate表示：“在推斷方面，隨著公司進入市場并與客戶互動，窗口將開始關(guān)閉?！?“在接下來的12個月中，投資者將開始獲得硬數(shù)據(jù)，以查看哪種架構(gòu)真正獲勝。在過去的幾年中，誰擁有最好的滑蓋是一個問題?？蛻魧⒓铀僖暈檫\行神經(jīng)網(wǎng)絡(luò)模型的必要手段?！皩τ谖业哪Ｐ?，它將運行多快，它將消耗多少功率以及花費多少？” 他們將選出最適合自己比賽或符合條件的賽馬?！?/p>

設(shè)計也在云端發(fā)生變化。在云中，更快的處理以及準確確定處理發(fā)生在何處的能力可能會對能效，所需的不動產(chǎn)數(shù)量以及數(shù)據(jù)中心的容量產(chǎn)生重大影響。例如，該DRAM不僅可以將DRAM連接到芯片上，還可以在許多服務(wù)器中池化，從而使工作負載可以分布在更多計算機上。這不僅為負載平衡提供了更大的粒度，而且還提供了散熱的方式，從而減少了對冷卻的需求，并有助于延長服務(wù)器的使用壽命。

Rambus資深研究員，發(fā)明家史蒂文·伍（Steven Woo）說：“您在其中一些數(shù)據(jù)中心中有成千上萬臺服務(wù)器，在世界范圍內(nèi)有數(shù)以萬計的數(shù)據(jù)中心?！?“現(xiàn)在，您必須弄清楚如何將它們捆綁在一起。有一些新技術(shù)即將問世。一種是DDR5，它具有更高的電源效率。

更遠的地方是Compute Express Link（CXL）。長期以來，您可以放入服務(wù)器的內(nèi)存量受到限制。你只能在那里得到很多。但是，由于能夠在云中執(zhí)行更多工作并租用虛擬機，因此工作負載的范圍要大得多。CXL使您能夠在系統(tǒng)中具有基本配置，還可以擴展可用的內(nèi)存帶寬和容量。

結(jié)論

爭奪下幾個制程節(jié)點的競爭仍在繼續(xù)。剩下的問題是，當公司可以通過其他方式獲得足夠的收益時，哪些公司愿意花時間和金錢在這些節(jié)點上開發(fā)芯片。

不同市場的經(jīng)濟和動態(tài)正在迫使芯片制造商評估如何以最大的投資回報率來最好地應(yīng)對市場機會，在某些情況下，這可能遠遠超出開發(fā)先進芯片的成本。實現(xiàn)不同目標的方法有很多，而到達目標的方法通常不止一種。

來源：內(nèi)容由摩爾芯聞編譯自「semiengineering」，謝謝。

編輯：jq