在PCB布局軟件中進(jìn)行差分對走線是一個(gè)棘手的過程。幸運(yùn)的是，KiCad有一些工具可以幫助我們完成這個(gè)過程。在本教程中，我們將帶領(lǐng)您完成計(jì)算差分阻抗的過程，并基于此通過一個(gè)項(xiàng)目創(chuàng)建一對USB數(shù)據(jù)線。

先做一些研究

在對任何高速信號總線或差分對走線進(jìn)行布線之前，最好對這些信號的要求做一些研究。

以USB2.0高速總線為例，我們可以先下載USB2.0規(guī)范作為參考。這個(gè)規(guī)范的內(nèi)容非常多，所以僅作參考，同時(shí)閱讀其它一些易于迅速理解的文檔。比如下面一些文章可以幫助你理解如何對USB2.0高速數(shù)據(jù)線進(jìn)行布線：

https://www.silabs.com/documents/public/application-notes/an0046-efm32-usb-hardware-design-guidelines.pdf

https://www.ti.com/lit/an/slla414/slla414.pdf？ts=1605978923732&ref_url=https://www.google.com/

https://octavosystems.com/app_notes/osd335x-design-tutorial/osd335x-lesson-2-minimal-linux-boot/osd335x-lesson-2-usb-circuitry/

此外，這里有一些工程師關(guān)于做USB數(shù)據(jù)線走線的不錯(cuò)的討論：

https://electronics.stackexchange.com/questions/325721/do-usb-data-wires-d-d-have-90-ohm-differential-impedance-and-single-ended-45

https://electronics.stackexchange.com/questions/41851/how-critical-is-the-layout-of-usb-data-lines-how-does-my-layout-look

https://electronics.stackexchange.com/questions/311310/understanding-usb-differential-and-single-ended-impedance-requirements

https://electronics.stackexchange.com/questions/446692/routing-long-usb-2-0-high-speed-traces-microstrip-or-stripline

通過這些文章的閱讀，我們可以確定一些要求：

數(shù)據(jù)線之間的差分阻抗應(yīng)為90 Ω +/- 15%。

每條數(shù)據(jù)線的單端阻抗（相對于GND）應(yīng)為45 Ω +/- 15。

數(shù)據(jù)線總長度差不大于0.150英寸（3.81 mm）。換句話說，盡量保持D+和D-的長度不變。

數(shù)據(jù)線應(yīng)盡可能在不間斷的接地面上布線。

在可能的地方避免做90°直角走線（包括過孔）

避免在走線上留下不連接任何地方的分叉

確定PCB的特性

去你想要制板的PCB制造商的網(wǎng)站，找到你計(jì)劃生產(chǎn)的電路板的特性說明。比如下面是來自一些快板廠的網(wǎng)站上的典型參數(shù)：

1盎司銅（走線為1.4 mil或0.036 mm厚）

1.6mm的板厚

FR4材料

2層板

6 mil （0.1524 mm）最小走線寬度

6 mil （0.1524 mm）最小走線間距

注意，這是一個(gè)2層板！ 在2層1.6毫米厚的板上布線差分對通常是相當(dāng)困難的，因?yàn)閿?shù)據(jù)線需要很寬才能達(dá)到所需的阻抗。使用更薄的板（例如銅層之間0.8毫米厚的介質(zhì)材料），可以使用更窄的走線用于差分對信號。通常，你會發(fā)現(xiàn)4層以上的PCB板可以在銅層之間提供較薄的介電材料（如FR4）。

KiCad中的Net Name命名

在創(chuàng)建原理圖時(shí)，必須使用以下后綴之一來命名差分對信號的Net Name：

+/-（例如D+和D-）

_P/_N（例如D_P和D_N）

KiCad在PCB布線使用差分對走線工具時(shí)會自動查找這些后綴對。

使用KiCad阻抗計(jì)算器

KiCad在項(xiàng)目管理器面板中有一個(gè)內(nèi)置的阻抗計(jì)算器，在項(xiàng)目管理器面板中，選擇：工具》計(jì)算器工具，選擇“傳輸線路”選項(xiàng)。

傳輸線計(jì)算器選項(xiàng)卡為計(jì)算阻抗提供了幾個(gè)選項(xiàng)。我們想為差分對使用左側(cè)的“耦合微帶線”選項(xiàng)。開始填寫基板參數(shù)部分。

注意，你可以點(diǎn)擊“…按鈕的一些參數(shù)得到彈出窗口選擇您的材料。對于這些，我們使用銅作為導(dǎo)體，F(xiàn)R4作為介質(zhì)材料。

Er（介電常數(shù)）：4.5

TanD（介電損耗系數(shù)）： 0.02

Rho（導(dǎo)體的特性電阻）：1.72e-08

H（走線距離底部接地平面的距離）：1.6 mm（板厚）

H_t（走線和頂部地平面之間的距離）：10000毫米（我們使用最外層進(jìn)行查分對走線，這個(gè)參數(shù)可以設(shè)置比較大甚至近似無窮，如果你在兩個(gè)地平面之間走線，可以設(shè)置這個(gè)參數(shù)為FR4厚度）

T（銅厚度）：0.03556 mm（對應(yīng)1盎司銅）

Rough（表面粗糙度）：0（我們的計(jì)算不需要）

mu Rel C（導(dǎo)體相對磁導(dǎo)率）：1（計(jì)算中不需要）

在物理參數(shù)部分，我們輸入所需的走線設(shè)置。我們在開始的時(shí)候一般都會設(shè)置差分對兩線之間的距離盡可能小，這樣也會讓走線更窄，后面會根據(jù)需要修改走線的寬度（W），直到達(dá)到所需的差分阻抗。注意，走線的長度（L）并不重要。

開始的差分線之間的間距為0.1524 mm （一些快板廠需要的最小值），并調(diào)整走線寬度（W），直到你得到一個(gè)Zodd約45 Ω。注意，Zdiff（差分阻抗）等于2 * Zodd，因此Zodd為45 Ω給出了Zdiff為90 Ω。按下“分析”按鈕來計(jì)算電氣參數(shù)。

我們會發(fā)現(xiàn)，0.77毫米的走線寬度可以讓差分阻抗非常接近90 Ω。

PCB板的設(shè)置

打開PCB布局工具（pcbnew），進(jìn)入文件》板設(shè)置。確保您的設(shè)計(jì)規(guī)則》約束符合您的制造商可以生產(chǎn)的。然后，前往項(xiàng)目》網(wǎng)絡(luò)類。

用您的差分對名稱添加一個(gè)新的網(wǎng)絡(luò)類（我給我的名稱為“USB Data”）。將間隙設(shè)置為制造商的最小值，并將走線寬度（單根走線）設(shè)置為與默認(rèn)類的寬度相同。改變DP寬度為我們計(jì)算的線寬（0.77 mm），改變DP間隙為我們計(jì)算的間距（0.1524 mm）。

在右下角，高亮兩個(gè)差分對網(wǎng)名。在分配網(wǎng)絡(luò)類，選擇您的差分對網(wǎng)絡(luò)類名稱（在此為“USB Data”），并單擊分配到選定的網(wǎng)?，F(xiàn)在，你的差分對線將遵循我們剛剛創(chuàng)建的網(wǎng)絡(luò)規(guī)則。

差分對走線

點(diǎn)擊走線工具（或按“x”鍵）進(jìn)入走線選擇模式。在本例中，由于封裝的焊盤非常小，我們需要在使用差分對工具之前先離開焊盤。點(diǎn)擊差分對線中的其中一個(gè)。

您可能會發(fā)現(xiàn)（如果DP寬度很大，就像這個(gè)2層板的情況一樣），KiCad不希望對線路進(jìn)行走線。所以，在走線工具仍然激活的情況下，右鍵單擊》選擇通過/走線寬度》使用自定義值…

再次左鍵單擊以開始走線跟蹤。盡量從焊盤均勻地扇形離開，避免90°彎曲。

單擊“走線》差分對走線”。單擊其中一個(gè)走線，工具將自動開始使用指定的參數(shù)來完成這兩個(gè)走線。

如果你的走線距離太遠(yuǎn)，你應(yīng)該將你的“扇形”軌跡移近一點(diǎn)，因?yàn)槟阈枰罘謱ΡM可能保持準(zhǔn)確的分離距離。您還可以讓差分對開始向另一個(gè)方向移動，以允許工具匹配差分對線之間的間距。

繼續(xù)在元件之間進(jìn)行走線。注意，如果你需要在某些地方停下來（比如，上拉/下拉電阻），你應(yīng)該盡量通過這些焊盤，避免分叉。

走線應(yīng)盡可能地直，避免不必要的轉(zhuǎn)彎。有時(shí)候，你需要走線到板的外部邊緣的連接器，所以不得不使用45°拐彎來逐漸彎曲。

同樣，如果差分對的寬度相對于終端元器件的焊盤過大，可以使用具有自定義寬度的單走線，將導(dǎo)線引入到焊盤上，但要盡量避免這種情況。

走線長度盡可能一致

對于高速總線，您幾乎總是希望總線上的每一個(gè)數(shù)據(jù)位在同一時(shí)間到達(dá)目的地（或盡可能接近同一時(shí)間）。如果走線的長度不同，每個(gè)數(shù)據(jù)位到達(dá)的時(shí)間也可能不同！ 這就是所謂的“位偏差”，可能會對通信總線造成嚴(yán)重破壞。

通過選擇工具，選擇差分對線中的其中一根，查看一下它的總長度。

點(diǎn)擊另一根線，從第一個(gè)網(wǎng)減去那個(gè)網(wǎng)的長度。對我來說，我得到21.1484毫米- 18.0616毫米= 3.0868毫米。這在USB數(shù)據(jù)線的允許偏差3.81 mm范圍內(nèi)，所以我應(yīng)該沒問題。

注意： 我還沒有測試這個(gè)板，我沒有一個(gè)足夠好的示波器來驗(yàn)證我的走線是否良好。如果您有一個(gè)可測量480MHz的示波器，可以使用“眼圖”或“眼模式”來進(jìn)行測試。

要修復(fù)不匹配的長度，可以使用差分對的走線》調(diào)整偏差工具。啟動工具，點(diǎn)擊凈長度較短的走線段。右鍵單擊并選擇長度調(diào)優(yōu)設(shè)置…打開調(diào)優(yōu)選項(xiàng)。

在大多數(shù)情況下，你會希望偏差為0。請隨意調(diào)整其他參數(shù)，以滿足您的PCB制造要求。單擊OK。

沿著您希望調(diào)優(yōu)的走線移動鼠標(biāo)，當(dāng)工具試圖找出如何增加較短的軌跡的長度時(shí)，您應(yīng)該會看到蛇形路徑出現(xiàn)。

注意：在上面的例子中，我假設(shè)我使用0.8毫米厚的PCB與0.003英寸（0.0762毫米）的線間距。這使得我可以在演示中使用更薄的數(shù)據(jù)線，因?yàn)楣ぞ吲c我實(shí)際電路板上的超寬走線不兼容。

你通常想要蛇形部分被添加到更接近不匹配發(fā)生的地方（對我來說，這是更接近Hirose連接器，因?yàn)槁窂酵ǔ８笨拷?a target="_blank">USB連接器）。工具還會告訴你添加的東西是否修復(fù)了偏差。

單擊“接受路徑修改”。

注意，如果您正在與一個(gè)大型的并行總線（超過2數(shù)據(jù)行），您可以使用“走線”》“調(diào)整單走線長度”來添加蛇形走線到較短的走線，使這些走線的最終長度與最長的數(shù)據(jù)線長度一致。

編輯：jq