通常來講，在復(fù)雜的處理器選擇中，最初的工程評(píng)估主要集中在性能和成本方面。然而，工業(yè)設(shè)備制造商的可靠性工程師看重的則是一整套不同的產(chǎn)品規(guī)格；這些規(guī)格主要側(cè)重于避免并管理這些錯(cuò)誤。對(duì)于諸如航空航天、軍事和工業(yè)工廠自動(dòng)化某些應(yīng)用，超過嚴(yán)格的故障時(shí)間（FIT）率（平均故障間隔（MTBF）的相對(duì)概念）是完全不能接受的。

對(duì)于當(dāng)今復(fù)雜的系統(tǒng)，工程師不僅要著眼于滿足成本和性能目標(biāo)的嵌入式解決方案，而且還應(yīng)關(guān)注有助于確保整個(gè)終端設(shè)備可靠性要求的裝置。集成電路在嵌入式系統(tǒng)的性能、尺寸和整體成本方面已經(jīng)實(shí)現(xiàn)重大突破，對(duì)各種存儲(chǔ)元件的依賴及使用小尺寸硅工藝技術(shù)可能產(chǎn)生的永久和瞬時(shí)誤差對(duì)可靠性產(chǎn)生了影響。

將眾多存儲(chǔ)元件集成到片上（SoC）解決方案有助于改進(jìn)終端應(yīng)用的尺寸、重量、功耗和物料清單（BOM），但所需成本更高。因?yàn)閮?nèi)存是特別敏感的瞬態(tài)誤差，當(dāng)今嵌入式系統(tǒng)中的SoC往往具有嚴(yán)重的故障威脅。甚至常用的包括存儲(chǔ)元件的外圍設(shè)備也是如此?？紤]一個(gè)帶數(shù)百個(gè)控制器的工廠自動(dòng)化系統(tǒng)，每個(gè)控制器內(nèi)置多個(gè)處理器片上系統(tǒng)，您便可以了解可靠性對(duì)于生產(chǎn)效率和成本的重要性。工廠生產(chǎn)線故障停機(jī)不可接受。

我們一直專注于測(cè)量并提高集成電路的可靠性，并利用正式流程來設(shè)計(jì)高可靠性的集成電路。

TI最新的DSP + ARM處理器片上SoC表明我們?cè)谔岣呖煽啃苑矫嬉呀?jīng)付諸行動(dòng)。66AK2G02處理器專為實(shí)時(shí)處理應(yīng)用設(shè)計(jì)，如工業(yè)馬達(dá)控制、工廠通信和家用及專業(yè)音頻，并在此可靠性過程范圍內(nèi)開發(fā)，以滿足行業(yè)的可靠性標(biāo)準(zhǔn)。主要功能包括：

一個(gè)600 MHz的C666x DSP和ARM?Cortex?A-15

兩個(gè)PRU-ICSS裝置

內(nèi)部存儲(chǔ)器的主機(jī)和多個(gè)通信外圍設(shè)備

ECC內(nèi)存

設(shè)計(jì)MTBF超過400年

當(dāng)今處理器的功能和性能過多依賴于內(nèi)部和外部存儲(chǔ)器，因此專注于管理影響多種存儲(chǔ)器類型的瞬態(tài)錯(cuò)誤至關(guān)重要。糾錯(cuò)碼（ECC）、奇偶校驗(yàn)位和循環(huán)冗余碼校驗(yàn)（CRC）被用來檢測(cè)和/或糾正重大位錯(cuò)，減少整個(gè)裝置的誤符號(hào)率（SER）。66AK2Gx處理器使用的ECC方法是單錯(cuò)校正雙錯(cuò)檢測(cè)（SECDED）。使用SECDED可檢測(cè)單個(gè)位錯(cuò)誤，并在硬件中糾正。對(duì)于雙位錯(cuò)誤，錯(cuò)誤被檢測(cè)，并在裝置中示意合適的處理器，以對(duì)雙位錯(cuò)誤采取措施。

審核編輯：何安