芯片是大家在日常生活中見到和使用的不能再多的一類產(chǎn)品了，小到一款手機，達到信號基站，可謂是無所不在，那大家知道芯片是如何被設(shè)計制造出來的嗎，下面小編就向大家簡單介紹一下。

芯片設(shè)計階段會明確芯片的用途、規(guī)格和性能表現(xiàn)，芯片設(shè)計可分為規(guī)格定義、系統(tǒng)級設(shè)計、前端設(shè)計和后端設(shè)計4大過程。

• 規(guī)格定義

工程師在芯片設(shè)計之初，會做好芯片的需求分析、完成產(chǎn)品規(guī)格定義，以確定設(shè)計的整體方向。

• 系統(tǒng)設(shè)計

基于前期的規(guī)格定義，明確芯片架構(gòu)、業(yè)務(wù)模塊、供電等系統(tǒng)級設(shè)計，例如CPU、GPU、NPU、RAM、聯(lián)接、接口等。芯片設(shè)計需要綜合考量芯片的系統(tǒng)交互、功能、成本、功耗、性能、安全及可維可測等綜合要素。

• 前端設(shè)計

前端設(shè)計時，設(shè)計人員根據(jù)系統(tǒng)設(shè)計確定的方案，針對各模塊開展具體的電路設(shè)計，使用專門的硬件描述語言，對具體的電路實現(xiàn)進行RTL級別的代碼描述。代碼生成后，就需要嚴格按照已制定的規(guī)格標準，通過仿真驗證來反復(fù)檢驗代碼設(shè)計的正確性。之后，用邏輯綜合工具，把用硬件描述語言寫成的RTL級的代碼轉(zhuǎn)成門級網(wǎng)表，以確保電路在面積、時序等目標參數(shù)上達到標準。邏輯綜合完成后需要進行靜態(tài)時序分析，套用特定的時序模型，針對特定電路分析其是否違反設(shè)計者給定的時序限制。整個設(shè)計流程是一個迭代的流程，任何一步不能滿足要求都需要重復(fù)之前的步驟，甚至重新設(shè)計RTL代碼。

• 后端設(shè)計

后端設(shè)計是先基于網(wǎng)表，在給定大小的硅片面積內(nèi)，對電路進行布局和繞線，再對布線的物理版圖進行功能和時序上的各種驗證，后端設(shè)計也是一個迭代的流程，驗證不滿足要求則需要重復(fù)之前的步驟，最終生成用于芯片生產(chǎn)的GDS版圖。

文章整合自：hisilicon、eepw、個人圖書館

審核編輯：ymf