NEWS

EDA（集成電路設(shè)計工具）智能軟件和系統(tǒng)領(lǐng)先企業(yè)芯華章正式發(fā)布四款擁有自主知識產(chǎn)權(quán)的數(shù)字驗證EDA產(chǎn)品，以及統(tǒng)一底層框架的智V驗證平臺，在實現(xiàn)多工具協(xié)同、降低EDA使用門檻的同時，提高芯片整體驗證效率，是中國自主研發(fā)集成電路產(chǎn)業(yè)生態(tài)的重要里程碑。

EDA作為數(shù)字化產(chǎn)業(yè)的底層關(guān)鍵技術(shù)，自始至終連接并貫穿了芯片與科技應(yīng)用的發(fā)展。未來的數(shù)字化系統(tǒng)，將是系統(tǒng)+芯片+算法+軟件深度融合集成的。芯華章在這一變局下，以面向未來發(fā)展、面向數(shù)字化系統(tǒng)的智能化設(shè)計流程為目標(biāo)，融合人工智能、云原生等技術(shù)，對EDA軟硬件底層框架進(jìn)行自主創(chuàng)新。本次發(fā)布的平臺及產(chǎn)品，具備以下優(yōu)勢：

智V驗證平臺
(FusionVerify Platform)

由邏輯仿真、形式驗證、智能驗證、FPGA原型驗證系統(tǒng)和硬件仿真系統(tǒng)在內(nèi)的五大產(chǎn)品系列，和智能編譯、智能調(diào)試以及智能驗證座艙等三大基座組成。 智V驗證平臺具備統(tǒng)一的調(diào)試系統(tǒng)、編譯系統(tǒng)、智能分割技術(shù)、豐富的場景激勵源、統(tǒng)一的云原生軟件架構(gòu)，能融合不同的工具技術(shù)，對各類設(shè)計與不同的場景需求，提供定制化的全面驗證解決方案，解決當(dāng)前產(chǎn)業(yè)面臨的點工具各自為政的兼容性挑戰(zhàn)，以及數(shù)據(jù)碎片化導(dǎo)致的驗證效率挑戰(zhàn)。智V驗證平臺能有效提高驗證效率與方案的易用性，并帶來點工具無法提供的驗證效益。

樺捷 (HuaPro-P1)

高性能FPGA原型驗證系統(tǒng)

基于FPGA硬件和擁有自主知識產(chǎn)權(quán)的全流程軟件，可幫助SoC/ASIC芯片客戶實現(xiàn)設(shè)計原型的自動綜合、分割、優(yōu)化、布線和調(diào)試，可自動化實現(xiàn)智能設(shè)計流程，有效減少用戶人工投入、縮短芯片驗證周期，為系統(tǒng)驗證和軟件開發(fā)提供大容量、高性能、自動實現(xiàn)、可調(diào)試、高可用的新一代智能硅前驗證系統(tǒng)。

穹鼎 (GalaxSim-1.0)

國內(nèi)領(lǐng)先的數(shù)字仿真器

使用新的軟件構(gòu)架提供多平臺支持，支持不同的處理器計算平臺，如X86、ARM等，并且已在多個基于ARM平臺的國產(chǎn)構(gòu)架上測試通過?？山Y(jié)合芯華章的穹景GalaxPSS智能驗證系統(tǒng)的通用調(diào)試器和通用覆蓋率數(shù)據(jù)庫，穹鼎仿真器能夠高效地配合其他驗證工具，提供統(tǒng)一的數(shù)據(jù)接口。支持IEEE1800 SystemVerilog 語法、IEEE1364 Verilog 語法，以及 IEEE1800.2 UVM方法學(xué)，在語義解析、仿真行為、時序模型上，已達(dá)到主流商業(yè)仿真器水平。

穹景 (GalaxPSS)

新一代智能驗證系統(tǒng)

基于Accellera PSS標(biāo)準(zhǔn)和高級驗證方法學(xué)的融合，針對目前和將來復(fù)雜驗證場景，自動生成場景，降低對工程師手工編寫場景的經(jīng)驗依賴，為芯片產(chǎn)生更多高效的測試場景和測試激勵，提高驗證的場景覆蓋率和完備性。PSS生成的代碼具備可移植性，可以確保適用在軟件仿真、硬件仿真、FPGA原型驗證，甚至系統(tǒng)驗證上，提供從單一平臺驗證到多平臺交互驗證。

穹瀚 (GalaxFV)

國內(nèi)EDA領(lǐng)域率先基于字級建模

的可擴(kuò)展形式化驗證工具

采用高性能字級建模（Word-Level Modeling）方法構(gòu)建，具備高性能表現(xiàn)、高度可擴(kuò)展性、友好的拓展接口，在模型上已達(dá)到國際先進(jìn)水平。搭載了高并發(fā)高性能求解器、智能調(diào)度算法引擎以及專用斷言庫，可在充分利用算力，提高并行效率的同時，有效提高易用性和使用效率，為形式化驗證應(yīng)用于產(chǎn)業(yè)降低了門檻。

陳 剛

中科院半導(dǎo)體所副研究員

利用芯華章仿真工具GalaxSim，我們在兩周內(nèi)就將設(shè)計調(diào)通。和其他商用仿真器對比結(jié)果顯示，芯華章GalaxSim對RTL行為仿真行為正確，在性能上很多場景和其他商用工具已經(jīng)基本一致。我們期待和芯華章的進(jìn)一步合作。

彭劍英

芯來CEO

芯華章的驗證工具，仿真器、智能驗證PSS、形式化驗證和原型驗證，讓我們感受到一批專業(yè)人士的不懈努力，也讓我們看到了國產(chǎn)EDA工具的希望。芯華章PSS工具能夠快速地構(gòu)建復(fù)雜場景，滿足SoC高覆蓋率的需求，特別是在我們的CPU驗證，Cache一致性的高復(fù)雜場景下。希望將來和芯華章有更多深入的技術(shù)交流和合作。

周孝斌

天數(shù)智芯 形式驗證專家

芯華章穹瀚GalaxFV采用數(shù)學(xué)方法來求解驗證難題，是對仿真技術(shù)的有力補(bǔ)充，先進(jìn)的建模方法與調(diào)度算法，在我們的rtllib模塊性能實測中，性能表現(xiàn)優(yōu)秀，對工程應(yīng)用有很高的價值。

芯華章科技董事長兼CEO王禮賓表示：

芯華章全球近300名員工在短短不到兩年的時間里，從零起步研發(fā)出四款全新架構(gòu)的EDA驗證工具，與開創(chuàng)性的智V驗證平臺，為更加智能的系統(tǒng)設(shè)計流程打下堅實的基礎(chǔ)。在自主創(chuàng)新的道路上，芯華章很榮幸能得到政府、產(chǎn)業(yè)、學(xué)界、投資伙伴的鼎力支持。未來，我們也將繼續(xù)以用戶的需求進(jìn)化為核心，以技術(shù)創(chuàng)新為源動力，采用敏捷開發(fā)、持續(xù)集成等先進(jìn)軟件開發(fā)流程，不斷打磨平臺及產(chǎn)品，讓芯片設(shè)計更簡單、更普惠。

感謝行業(yè)領(lǐng)導(dǎo)、專家、生態(tài)合作伙伴的支持（企業(yè)按照拼音首字母排序）

工程院院士，沈昌祥

國家集成電路產(chǎn)業(yè)投資基金總裁，丁文武

02專項技術(shù)總師，葉甜春

中國半導(dǎo)體行業(yè)協(xié)會副秘書長，劉源超

中科院半導(dǎo)體所副研究員，陳剛

東南大學(xué)首席教授、

南京集成電路培訓(xùn)基地主任，時龍興

鵬城實驗室研究員、

中國科學(xué)院大學(xué)和浙江大學(xué)兼職教授

陳春章

歐盟商會ICT副主席，李金隆

愛芯CEO，仇肖莘

壁仞科技董事長、CEO，張文

地平線CEO，余凱

飛騰CEO，竇強(qiáng)

海光CEO，沙超群

黑芝麻CSO，曾代兵

燧原COO，張亞林

天數(shù)智芯形式驗證專家，周孝斌

芯馳董事長，張強(qiáng)

芯來CEO，彭劍英

芯擎CEO，汪凱

奕斯偉CEO，王波

展銳CEO，楚慶

中興微電子總經(jīng)理，龍志軍

關(guān)于芯華章科技

ABOUT XEPIC

芯華章聚集全球EDA行業(yè)精英和尖端科技領(lǐng)域人才，以智能調(diào)試、智能編譯、智能驗證座艙為三大基座，提供全面覆蓋數(shù)字芯片驗證需求的五大產(chǎn)品線，包括：硬件仿真系統(tǒng)、FPGA原型驗證系統(tǒng)、智能驗證、形式驗證以及邏輯仿真，為合作伙伴提供開創(chuàng)性地芯片驗證解決方案與專家級顧問服務(wù)。同時，芯華章致力于面向未來的EDA 2.0 軟件和智能化電子設(shè)計平臺的研究與開發(fā)，以技術(shù)革新加速芯片創(chuàng)新效率，讓芯片設(shè)計更簡單、更普惠。

原文標(biāo)題：重磅 | 芯華章發(fā)布多款新產(chǎn)品，打造全面數(shù)字驗證解決方案

文章出處：【微信公眾號：芯華章科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
審核編輯:湯梓紅