本文的關(guān)鍵要點(diǎn)

dV/dt失效是MOSFET關(guān)斷時流經(jīng)寄生電容Cds的充電電流流過基極電阻RB，使寄生雙極晶體管導(dǎo)通而引起短路從而造成失效的現(xiàn)象。

dV/dt是單位時間內(nèi)的電壓變化量，VDS的上升坡度越陡，越容易發(fā)生MOSFET的dV/dt失效問題。

一般來說，反向恢復(fù)特性越差，dV/dt的坡度越陡，越容易產(chǎn)生MOSFET的dV/dt失效。

什么是dV/dt失效

如下圖（2）所示，dV/dt失效是由于MOSFET關(guān)斷時流經(jīng)寄生電容Cds的瞬態(tài)充電電流流過基極電阻RB，導(dǎo)致寄生雙極晶體管的基極和發(fā)射極之間產(chǎn)生電位差VBE，使寄生雙極晶體管導(dǎo)通，引起短路并造成失效的現(xiàn)象。通常，dV/dt越大（越陡），VBE的電位差就越大，寄生雙極晶體管越容易導(dǎo)通，從而越容易發(fā)生失效問題。

MOSFET的dV/dt失效電流路徑示意圖（藍(lán)色部分）

此外，在逆變器電路或Totem-PolePFC等上下橋結(jié)構(gòu)的電路中，反向恢復(fù)電流Irr會流過MOSFET。受該反向恢復(fù)電流影響的dV/dt，可能會使寄生雙極晶體管誤導(dǎo)通，這一點(diǎn)需要注意。dV/dt失效與反向恢復(fù)特性之間的關(guān)系可以通過雙脈沖測試來確認(rèn)。雙脈沖測試的電路簡圖如下：

雙脈沖測試的電路簡圖

關(guān)于在雙脈沖測試中的詳細(xì)情況，請參考R課堂基礎(chǔ)知識評估篇中的“通過雙脈沖測試評估MOSFET的反向恢復(fù)特性”。

dV/dt和反向恢復(fù)電流的仿真結(jié)果如下圖所示。設(shè)MOSFET①～③的柵極電阻RG和電源電壓VDD等電路條件相同，僅反向恢復(fù)特性不同。圖中列出了Q1從續(xù)流工作轉(zhuǎn)換到反向恢復(fù)工作時的漏源電壓VDS和漏極電流（內(nèi)部二極管電流）ID。

雙脈沖測試的仿真結(jié)果

一般情況下，與MOSFET①相比，MOSFET③可以說是“反向恢復(fù)特性較差（Irr和trr大）”的產(chǎn)品。從這個仿真結(jié)果可以看出，反向恢復(fù)特性越差，dV/dt的坡度就越陡峭。這一點(diǎn)通過流經(jīng)電容器的瞬態(tài)電流通常用I=C×dV/dt來表示也可以理解。此外，在上述仿真中，Irr的斜率（di/dt）均設(shè)置為相同條件，但當(dāng)di/dt陡峭時，dV/dt也會變陡峭。

綜上所述，可以說，在橋式電路中使用MOSFET時，反向恢復(fù)特性越差的MOSFET，發(fā)生MOSFET的dV/dt失效風(fēng)險越大。