“本文介紹了數(shù)模轉(zhuǎn)換器（DAC）和模數(shù)轉(zhuǎn)換器（ADC）的工作原理 - 從電阻梯形網(wǎng)絡(luò)到 Delta-Sigma （Σ-Δ）調(diào)制技術(shù)。”

原文轉(zhuǎn)載自 lcamtuf's thing: https://lcamtuf.substack.com/p/dacs-and-adcs-or-there-and-back-again

在之前的一篇文章中，我曾說過微控制器正在“吞噬”整個(gè)世界。現(xiàn)在，即使對于閃爍發(fā)光二極管等最基本的任務(wù)，微控制器也比使用分立元件構(gòu)建的振蕩電路--或使用曾經(jīng)無處不在的 555 定時(shí)器芯片--更便宜、更簡單。

但是，在這個(gè)軟件定義越來越多的世界里，0 和 1 并不總是萬能的。圖像傳感器將光強(qiáng)記錄為一系列模擬值；播放音樂的揚(yáng)聲器必須將其振膜移動到 “全入” 和 “全出” 以外的位置。最終，幾乎所有的數(shù)字電路都需要專門的數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器來連接物理世界。這些轉(zhuǎn)換器通常被嵌入到微控制器的芯片中，但它們?nèi)匀恢档脤W(xué)習(xí)。

簡單的數(shù)模轉(zhuǎn)換器（DAC）

將數(shù)字信號轉(zhuǎn)換為模擬信號通?？蓺w結(jié)為獲取一定位長的二進(jìn)制數(shù)，然后將隨后的整數(shù)值映射為一定范圍的量化輸出電壓。例如，對于 4 位 DAC，有 16 種可能的輸出電壓，因此它的模型行為可以是：

0000(0) = 0 V
0001(1) = 1/15 Vdd
0010(2) = 2/15 Vdd
0011(3) = 3/15 Vdd
...
1111(15) = Vdd

實(shí)現(xiàn)這種轉(zhuǎn)換的最簡單、實(shí)用的方法是基于電阻的二進(jìn)制加權(quán) DAC：

顯而易見，如果二進(jìn)制輸入為 0000，模擬輸出為 0 V；反之，如果輸入為 1111，輸出必須為 Vdd。對于介于兩者之間的輸入，我們應(yīng)該得到一個(gè)電阻加權(quán)平均值，每個(gè) bit 的影響都是其更重要的前一個(gè) bit 的一半。這直觀上與二進(jìn)制數(shù)的工作原理一致。

我們還可以更嚴(yán)格地分析這種行為。讓我們看看輸入值為 0001 時(shí)會發(fā)生什么。在這種情況下，最上面的三個(gè)電阻（1、2 和 3 號位）并聯(lián)接地，因此我們可以將它們視為單個(gè)電阻：

最下方的電阻用于將最低有效位 (LSB) 連接到 Vdd。實(shí)際上，該電路可視為一對串聯(lián)電阻，在 Vdd 和地之間形成一個(gè)分壓器。該分壓器的輸出為

與此類似，如果輸入為 1110（十進(jìn)制 14），則 Vout ≈ 14/15 Vdd。這與我們希望看到的結(jié)果相符。

這種 DAC 架構(gòu)的最大問題是，所需的電阻值很快就會變得不切實(shí)際。為了避免空閑電流過高，連接最高有效位 (MSB) 的電阻值不能太小；1 kΩ 是一個(gè)合理的起點(diǎn)。但是，對于基本的 16 位 DAC 而言，LSB 電阻為 1 kΩ * 215 ≈ 32 MΩ；對于 24 位分辨率，我們需要數(shù)十千兆歐。要在集成電路的芯片上制造如此大的精確電阻是很困難的，如果它們需要具有相同的溫度系數(shù)，那就更是難上加難了。

R-2R DAC 架構(gòu)是解決這一問題的巧妙方法：

典型的 R-2R DAC 結(jié)構(gòu)

這個(gè)電路沒有前者那么直觀，但工作原理類似。要解讀這一設(shè)計(jì)，讓我們從最低有效位（LSB）開始：bit 0 位置放置的兩個(gè) 2k 電阻。它們?yōu)樯弦患壧峁┑碾娏飨嗟取？梢钥醋魇且粋€(gè) 1kΩ的電阻連接到一個(gè)新的合成輸入電壓。這個(gè)電壓根據(jù)位 bit 0 的值變化，要么是0伏特，要么是電源電壓 Vdd 的一半，即輸入值的50%。

如果我們進(jìn)行這樣的替換，就會得到下圖左側(cè)所示的電路。此外，由于現(xiàn)在的電路在 bit 0 輸入端串聯(lián)了兩個(gè) 1 kΩ 電阻，因此相當(dāng)于右側(cè)的 2 kΩ 單電阻變體：

讓我們來看看這個(gè)新原理圖上的 bit 1。該節(jié)點(diǎn)現(xiàn)在有一個(gè) 2 kΩ 電阻連接到相應(yīng)的二進(jìn)制輸入端，另外還有一個(gè) 2 kΩ 電阻器從上一級饋電。無論上面發(fā)生了什么，我們都可以用一個(gè)連接到另一個(gè)合成輸入信號的 1 kΩ 電阻來替代這兩個(gè)電阻：

這個(gè)過程可以繼續(xù)；很明顯，在最后一次迭代后，我們的輸出電壓必然是 bit 3的 50%、bit 2 的 25%、bit 1 的 12.5%、bit 0 的 6.25%。

過采樣 DAC

雖然上述設(shè)計(jì)簡單實(shí)用，但在更高分辨率下，尤其是超過 10-12 位時(shí)，線性度也會面臨挑戰(zhàn)。這是因?yàn)樵?6位的DAC中，最低有效位（LSB）的影響應(yīng)該是最高有效位（MSB）的0.003%。如果MSB電阻偏離預(yù)期值0.1%，足以嚴(yán)重破壞整個(gè)方案。

為了解決這個(gè)問題，開發(fā)了所謂的過采樣平均DAC。這些設(shè)備輸出較低分辨率但交替變化的信號，頻率很高。然后，輸出端的低通濾波器平均這些值，以產(chǎn)生更大范圍的變化較慢的中間電壓。

舉例說明，對一位（one-bit）DAC的輸出進(jìn)行四次連續(xù)采樣并進(jìn)行平均，相當(dāng)于在原始輸出的基礎(chǔ)上增加了三個(gè)額外中間電壓，即等效增加了兩位分辨率。

average(0,0,0,0) =0
average(0,0,0,1) =0.25
average(0,1,0,1) =0.5
average(0,1,1,1) =0.75
average(1,1,1,1) =1

當(dāng)然，這也是有代價(jià)的；首先，一些高頻噪聲不可避免地會通過濾波器。但總體來說，這種DAC的方法是非常穩(wěn)健的。事實(shí)上，實(shí)際上，許多用于消費(fèi)級音頻的DAC采用單比特脈沖序列，以數(shù)百千赫茲的速率運(yùn)行，聲稱可以達(dá)到高達(dá)24位的輸出分辨率。在實(shí)際應(yīng)用中，由于噪聲底限（noise floor）的存在，這些聲稱的高分辨率數(shù)字并沒有太大意義。噪聲底限是指系統(tǒng)中固有的最低噪聲水平，它限制了系統(tǒng)能夠達(dá)到的動態(tài)范圍。另一方面，1-bit DAC的線性度非常好，因?yàn)榫_的時(shí)序控制比制造超精密電阻要容易得多。

經(jīng)典模數(shù)轉(zhuǎn)換器 (ADC)

與數(shù)模轉(zhuǎn)換相比，將模擬電壓轉(zhuǎn)換為二進(jìn)制數(shù)字是一項(xiàng)相對復(fù)雜的工作。例如，要獲得準(zhǔn)確且即時(shí)的讀數(shù)，唯一實(shí)際的方法就是為每一個(gè)所需的量化電平使用一個(gè)電壓比較器（開環(huán)運(yùn)算放大器）：

Flash ADC 構(gòu)架

這種 “快速”ADC（flash ADC）有時(shí)會用于對速度要求極高的專業(yè)應(yīng)用中，但電路的大小會隨著位數(shù)的增加而呈指數(shù)增長，同時(shí)也會增加芯片的功耗、輸入電容等。由于這些原因，它們不適合分辨率高于 4-8 位的應(yīng)用。

更常見的架構(gòu)是使用單個(gè)比較器與參考電壓相結(jié)合，而參考電壓會以某種可預(yù)測的方式隨時(shí)間發(fā)生變化；一個(gè)簡單的例子是通過電阻對電容充電。從充電過程開始到比較器觸發(fā)所經(jīng)過的時(shí)間可以用來推斷未知的輸入電壓。

實(shí)際上，由于電容的充電曲線是非線性的，參考信號通常由積分器電路提供：

一個(gè)運(yùn)放積分器

積分器是一個(gè)基本的運(yùn)算放大器電路，其特點(diǎn)是用一個(gè)電容代替了通常的反饋電阻。如果反相輸入端（Vin-）上的電壓高于非反相輸入端（Vin+）上的電壓，輸出端就會立即會變?yōu)樨?fù)值，從而允許電容通過 R 充電。恒流充電意味著在飽和之前，電容器兩端的電壓呈線性上升，輸出電壓不斷下降以匹配。換句話說，如果提供以 Vref 為中心的方波，積分器將輸出近乎完美的三角波，這對 ADC 來說是一個(gè)極好的線性參考！

從充電過程開始到觸發(fā)比較器之間的時(shí)間不僅取決于被測輸入電壓，還取決于三角波的斜率；而斜率又取決于 R 和 C。25% 的占空比意味著，無論 R 和 C 的值如何，比較電壓都位于 Vdd 的 75%。

基于斜率的 ADC 非常精確，噪聲也很低，但速度往往很慢。提高其性能的一種方法是使用一些數(shù)字技巧，即所謂的連續(xù)逼近寄存器（SAR）。從本質(zhì)上講，ADC 使用內(nèi)部 DAC 生成參考電壓，然后實(shí)現(xiàn)相當(dāng)于二分搜索算法的功能。它首先將未知輸入電壓與 Vdd/2 進(jìn)行比較。如果比較器顯示輸入電壓較高，則 ADC 可以排除整個(gè)下半范圍，并在剩余電壓的中點(diǎn)（3/4 Vdd）執(zhí)行下一次測試。通過連續(xù)減半搜索空間，只需幾步就能達(dá)到精確值。這樣做的代價(jià)是，由于 DAC 線性誤差和一些數(shù)字開關(guān)噪聲，會損失一些精度。

高級的（“pipelined”）ADC可能會在單個(gè)封裝中結(jié)合其中的幾種技術(shù).例如，它可能會使用 “部分”快速ADC架構(gòu)來即時(shí)解析幾個(gè)比特，然后執(zhí)行一系列步驟來縮放采樣輸入電壓并解析更多比特。

Delta-sigma ADC（ΔΣ模數(shù)轉(zhuǎn)換器）

到目前為止，一切順利。但 ADC 中最有趣的技巧是高頻插值，即通常所說的 Delta-sigma 調(diào)制。這種方法非常有意思。

在其最基本的 Delta-signma ADC 中，1 位 Δ-Σ ADC 通過比較器階段快速輸出一系列的邏輯 “0” 或 “1”。然后，無論 ADC 的初始輸出是什么，都會被用作不尋常的反饋回路的一部分，計(jì)算輸出信號與輸入信號之間的差值。在大多數(shù)情況下，模擬輸入與兩個(gè)可能的數(shù)字輸出電壓都不匹配，因此 Δ-Σ ADC 前端的差分放大器會輸出一個(gè)較大的瞬間正或負(fù)誤差值：

簡化的 1-bit delta-sigma ADC 構(gòu)架

這些瞬時(shí)誤差隨后被送入積分器，將誤差隨時(shí)間的變化進(jìn)行求和。如果所有的正誤差和負(fù)誤差相互抵消，積分器會穩(wěn)定在中點(diǎn)輸出電壓；如果它們沒有抵消，積分器會從中點(diǎn)向遠(yuǎn)離的方向變化。

如果積分器測量的平均誤差變?yōu)檎担?ADC 輸出了太多的0），就會促使輸出級的比較器開始產(chǎn)生 “1”。反之，如果凈誤差為負(fù)（“1”太多），則輸出級開始產(chǎn)生 “0”。

雖然這種精確測量信號的方法看似相當(dāng)瘋狂，但比較器產(chǎn)生的 1 位數(shù)據(jù)流經(jīng)過數(shù)字處理后，可以計(jì)算出高頻脈沖的占空比，從而推斷出線性度極佳的模擬輸入值，因?yàn)樵跍y量時(shí)無需產(chǎn)生任何模擬參考。當(dāng)然，要達(dá)到合理的精度，用于操作 ADC 的時(shí)鐘必須比所需的模擬采樣率快得多。

"delta-sigma" 這個(gè)術(shù)語也用來指代一類過采樣插值DAC，它們采用類似的脈沖調(diào)制，如前文所述。不過，它們并不像 ADC 那樣巧妙：大部分脈沖調(diào)制發(fā)生在數(shù)字領(lǐng)域，沒有模擬反饋回路。