91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

集成電路摻雜工藝

li5236 ? 來源:光電子技術(shù)和芯片知識 ? 作者:光電子技術(shù)和芯片 ? 2022-03-30 10:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

集成電路的制造過程中,摻雜是很重要的一步。最基本的IC工藝步驟如下:

pYYBAGJDvceAJxyiAAMpwBEEjOI572.jpg

摻雜就在芯片工藝段里面,

摻雜是什么意思,硅片本身載流子濃度很低,需要導(dǎo)電的話,就需要有空穴或者電子,因此引入其他三五族元素,誘導(dǎo)出更多的空穴和電子,形成P型或者N型半導(dǎo)體。

摻雜定義:就是用人為的方法,將所需的雜質(zhì)(如磷、硼等),以一定的方式摻入到半導(dǎo)體基片規(guī)定的區(qū)域內(nèi),并達(dá)到規(guī)定的數(shù)量和符合要求的分布,以達(dá)到改變材料電學(xué)性質(zhì)、制作PN結(jié)、集成電路的電阻器、互聯(lián)線的目的。

摻雜的主要形式:注入和擴(kuò)散

提到摻雜就要有退火,熱處理、其他地方也有叫淬火。

?退火:也叫熱處理,集成電路工藝中所有的在氮氣等不

活潑氣氛中進(jìn)行的熱處理過程都可以稱為退火。

?目的:激活雜質(zhì)

消除損傷

結(jié)構(gòu)釋放后消除殘余應(yīng)力

?退火方式:

爐退火

快速退火

?擴(kuò)散的定義:在一定溫度下雜質(zhì)原子具有一定能量,能夠克服阻力進(jìn)入半導(dǎo)體并在其中做緩慢的遷移運(yùn)動。?形式:替代式擴(kuò)散和間隙式擴(kuò)散

恒定表面濃度擴(kuò)散和再分布擴(kuò)散

?替位式擴(kuò)散:雜質(zhì)離子占據(jù)硅原子的位:?Ⅲ、Ⅴ族元素?一般要在很高的溫度(950~1280℃)下進(jìn)行?磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù),可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層?間隙式擴(kuò)散:雜質(zhì)離子位于晶格間隙:?Na、K、Fe、Cu、Au 等元素?擴(kuò)散系數(shù)要比替位式擴(kuò)散大6~7個數(shù)量級

擴(kuò)散工藝主要參數(shù)

?結(jié)深:當(dāng)用與襯底導(dǎo)電類型相反的雜質(zhì)進(jìn)行擴(kuò)散時,在硅片內(nèi)擴(kuò)散雜質(zhì)濃度與襯底原有雜質(zhì)濃度相等的地方就形成了pn結(jié),結(jié)距擴(kuò)散表面的距離叫結(jié)深。?薄層電阻Rs(方塊電阻)?表面濃度:擴(kuò)散層表面的雜質(zhì)濃度。

擴(kuò)散的適用數(shù)學(xué)模型是Fick定律

poYBAGJDvceAZGPHAAAMfOcM5bc234.jpg

式中:

F 為摻入量

D 為擴(kuò)散率

N 每單位基底體積中摻入濃度

擴(kuò)散方式

?液態(tài)源擴(kuò)散:利用保護(hù)氣體攜帶雜質(zhì)蒸汽進(jìn)入反應(yīng)室,在高溫下分解并與硅表面發(fā)生反應(yīng),產(chǎn)生雜質(zhì)原子,雜質(zhì)原子向硅內(nèi)部擴(kuò)散。?固態(tài)源擴(kuò)散:固態(tài)源在高溫下汽化、活化后與硅表面反應(yīng),雜質(zhì)分子進(jìn)入硅表面并向內(nèi)部擴(kuò)散。

pYYBAGJDvceAdztqAAISRFhfZao192.jpg

poYBAGJDvciAUB0JAAHqK8dPAUY988.jpg

pYYBAGJDvciAdenqAAMYzH6MjQQ723.jpg

液態(tài)源擴(kuò)散

硼B(yǎng)

?擴(kuò)散源:硼酸三甲酯,硼酸三丙酯等?擴(kuò)散原理:硼酸三甲酯500°C分解后與硅反應(yīng),在硅片表面形成硼硅玻璃,硼原子繼續(xù)向內(nèi)部擴(kuò)散,形成擴(kuò)散層。

?擴(kuò)散系統(tǒng):N2氣源、純化、擴(kuò)散源、擴(kuò)散爐?擴(kuò)散工藝:預(yù)沉積,去BSG,再分布?工藝條件對擴(kuò)散結(jié)果的影響?氣體流量、雜質(zhì)源、溫度

磷P

?擴(kuò)散源:POCl3,PCl3,PBr3等?擴(kuò)散原理:三氯氧磷600°C分解后與硅反應(yīng),在硅片表面形成磷硅玻璃,磷原子繼續(xù)向內(nèi)部擴(kuò)散,形成擴(kuò)散層。?擴(kuò)散系統(tǒng):O2和N2氣源、純化、擴(kuò)散源、源冷卻系統(tǒng)、擴(kuò)散爐?擴(kuò)散工藝:預(yù)沉積,去PSG,再分布

固態(tài)源擴(kuò)散

?箱法B擴(kuò)散

B2O3或BN源,石英密封箱

?片狀BN擴(kuò)散

氧氣活化,氮氣保護(hù),石英管和石英

舟,預(yù)沉積和再分布

?片狀P擴(kuò)散

擴(kuò)散源為偏磷酸鋁和焦磷酸硅

?固-固擴(kuò)散(乳膠源擴(kuò)散)

擴(kuò)散爐

poYBAGJDvciAdpeZAAEAu68ZSq4174.jpg

質(zhì)量分析

?1.硅片表面不良:表面合金點;表面黑點或白霧;表面凸起物;表面氧化層顏色不一致;硅片表面滑移線或硅片彎曲;硅片表面劃傷,邊緣缺損,或硅片開裂等?2.漏電電流大:表面沾污引起的表面漏電;氧化層的缺陷破壞了氧化層在雜質(zhì)擴(kuò)散時的掩蔽作用和氧化層在電路中的絕緣作用而導(dǎo)電;硅片的缺陷引起雜質(zhì)擴(kuò)散時產(chǎn)生管道擊穿。?3.薄層電阻偏差?4.器件特性異常:擊穿電壓異常;hFE異常;穩(wěn)壓二極管穩(wěn)壓值異常。

工藝控制

?污染控制:顆粒、有機(jī)物、薄膜、金屬離子?污染來源:操作者,清洗過程,高溫處理,工具?? 參量控制:溫度,時間,氣體流量(影響最大?)?1.溫度控制:源溫、硅片溫度、升溫降溫、測溫?2.時間:進(jìn)舟出舟自動化, 試片?3.氣體流量:流量穩(wěn)定,可重復(fù)性,假片

離子注入

?定義:將摻雜劑通過離子注入機(jī)的離化、加速和質(zhì)量分析,成為一束由所需雜質(zhì)離子組成的高能離子流而投射入晶片(俗稱靶)內(nèi)部,并通過逐點掃描完成整塊晶片的注入?摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定?摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定 。

離子注入的優(yōu)點:

?摻雜的均勻性好?溫度低:小于600℃?可以精確控制雜質(zhì)分布?可以注入各種各樣的元素?橫向擴(kuò)展比擴(kuò)散要小得多?可以對化合物半導(dǎo)體進(jìn)行摻雜。

?特點:橫向效應(yīng)小,但結(jié)深淺;雜質(zhì)量可控;晶格缺陷多?基本原理:雜質(zhì)原子經(jīng)高能粒子轟擊離子化后經(jīng)電場加速轟擊硅片表面,形成注入層?裝置:離子源、聚焦、分析器、加速管、掃描、偏轉(zhuǎn)、靶室、真空系統(tǒng)

pYYBAGJDvcmAdobpAAoVIarBPE8449.jpg

硅中常用摻雜劑的離子注入

poYBAGJDvcmAVJ9AAABKmqYvZAg140.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5452

    文章

    12571

    瀏覽量

    374523
  • 電阻器
    +關(guān)注

    關(guān)注

    22

    文章

    4239

    瀏覽量

    65408
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    713

    瀏覽量

    30310
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    集成電路制造中薄膜生長工藝的發(fā)展歷程和分類

    薄膜生長是集成電路制造的核心技術(shù),涵蓋PVD、CVD、ALD及外延等路徑。隨技術(shù)節(jié)點演進(jìn),工藝持續(xù)提升薄膜均勻性、純度與覆蓋能力,支撐銅互連、高k柵介質(zhì)及應(yīng)變器件發(fā)展。未來將聚焦低溫沉積、三維結(jié)構(gòu)適配與新材料集成,實現(xiàn)性能與可靠
    的頭像 發(fā)表于 02-27 10:15 ?334次閱讀
    <b class='flag-5'>集成電路</b>制造中薄膜生長<b class='flag-5'>工藝</b>的發(fā)展歷程和分類

    集成電路制造中常用濕法清洗和腐蝕工藝介紹

    集成電路濕法工藝是指在集成電路制造過程中,通過化學(xué)藥液對硅片表面進(jìn)行處理的一類關(guān)鍵技術(shù),主要包括濕法清洗、化學(xué)機(jī)械拋光、無應(yīng)力拋光和電鍍四大類。這些工藝貫穿于芯片制造的多個關(guān)鍵環(huán)節(jié),直
    的頭像 發(fā)表于 01-23 16:03 ?1685次閱讀
    <b class='flag-5'>集成電路</b>制造中常用濕法清洗和腐蝕<b class='flag-5'>工藝</b>介紹

    半導(dǎo)體的能帶結(jié)構(gòu)與核心摻雜工藝詳解

    本文將聚焦半導(dǎo)體的能帶結(jié)構(gòu)、核心摻雜工藝,以及半導(dǎo)體二極管的工作原理——這些是理解復(fù)雜半導(dǎo)體器件的基礎(chǔ)。
    的頭像 發(fā)表于 12-26 15:05 ?1295次閱讀
    半導(dǎo)體的能帶結(jié)構(gòu)與核心<b class='flag-5'>摻雜工藝</b>詳解

    晶圓制造過程中的摻雜技術(shù)

    在超高純度晶圓制造過程中,盡管晶圓本身需達(dá)到11個9(99.999999999%)以上的純度標(biāo)準(zhǔn)以維持基礎(chǔ)半導(dǎo)體特性,但為實現(xiàn)集成電路的功能化構(gòu)建,必須通過摻雜工藝在硅襯底表面局部引入特定雜質(zhì)。
    的頭像 發(fā)表于 10-29 14:21 ?848次閱讀
    晶圓制造過程中的<b class='flag-5'>摻雜</b>技術(shù)

    集成電路制造中薄膜刻蝕的概念和工藝流程

    薄膜刻蝕與薄膜淀積是集成電路制造中功能相反的核心工藝:若將薄膜淀積視為 “加法工藝”(通過材料堆積形成薄膜),則薄膜刻蝕可稱為 “減法工藝”(通過材料去除實現(xiàn)圖形化)。通過這一 “減”
    的頭像 發(fā)表于 10-16 16:25 ?3183次閱讀
    <b class='flag-5'>集成電路</b>制造中薄膜刻蝕的概念和<b class='flag-5'>工藝</b>流程

    PDK在集成電路領(lǐng)域的定義、組成和作用

    PDK(Process Design Kit,工藝設(shè)計套件)是集成電路設(shè)計流程中的重要工具包,它為設(shè)計團(tuán)隊提供了與特定制造工藝節(jié)點相關(guān)的設(shè)計信息。PDK 是集成電路設(shè)計和制造之間的橋梁
    的頭像 發(fā)表于 09-08 09:56 ?2458次閱讀

    集成電路傳統(tǒng)封裝技術(shù)的材料與工藝

    集成電路傳統(tǒng)封裝技術(shù)主要依據(jù)材料與管腳形態(tài)劃分:材料上采用金屬、塑料或陶瓷管殼實現(xiàn)基礎(chǔ)封裝;管腳結(jié)構(gòu)則分為表面貼裝式(SMT)與插孔式(PIH)兩類。其核心工藝在于通過引線框架或管座內(nèi)部電極,將芯片
    的頭像 發(fā)表于 08-01 09:27 ?3512次閱讀
    <b class='flag-5'>集成電路</b>傳統(tǒng)封裝技術(shù)的材料與<b class='flag-5'>工藝</b>

    CMOS超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識

    本節(jié)將介紹 CMOS 超大規(guī)模集成電路制造工藝流程的基礎(chǔ)知識,重點將放在工藝流程的概要和不同工藝步驟對器件及電路性能的影響上。
    的頭像 發(fā)表于 06-04 15:01 ?2582次閱讀
    CMOS超大規(guī)模<b class='flag-5'>集成電路</b>制造<b class='flag-5'>工藝</b>流程的基礎(chǔ)知識

    中國集成電路大全 接口集成電路

    資料介紹本文系《中國集成電路大全》的接口集成電路分冊,是國內(nèi)第一次比較系統(tǒng)地介紹國產(chǎn)接口集成電路的系列、品種、特性和應(yīng)用方而知識的書籍。全書共有總表、正文和附錄三部分內(nèi)容??偙聿糠至杏袊a(chǎn)接口
    發(fā)表于 04-21 16:33

    概倫電子集成電路工藝與設(shè)計驗證評估平臺ME-Pro介紹

    ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動集成電路工藝與設(shè)計的創(chuàng)新性驗證評估平臺,為集成電路設(shè)計、CAD、工藝開發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個共用平臺。
    的頭像 發(fā)表于 04-16 09:34 ?1865次閱讀
    概倫電子<b class='flag-5'>集成電路</b><b class='flag-5'>工藝</b>與設(shè)計驗證評估平臺ME-Pro介紹

    CMOS集成電路的基本制造工藝

    本文主要介紹CMOS集成電路基本制造工藝,特別聚焦于0.18μm工藝節(jié)點及其前后的變化,分述如下:前段工序(FrontEnd);0.18μmCMOS前段工序詳解;0.18μmCMOS后段鋁互連
    的頭像 發(fā)表于 03-20 14:12 ?4631次閱讀
    CMOS<b class='flag-5'>集成電路</b>的基本制造<b class='flag-5'>工藝</b>

    集成電路前段工藝的可靠性研究

    在之前的文章中我們已經(jīng)對集成電路工藝的可靠性進(jìn)行了簡單的概述,本文將進(jìn)一步探討集成電路前段工藝可靠性。
    的頭像 發(fā)表于 03-18 16:08 ?1979次閱讀
    <b class='flag-5'>集成電路</b>前段<b class='flag-5'>工藝</b>的可靠性研究

    集成電路制造中的電鍍工藝介紹

    本文介紹了集成電路制造工藝中的電鍍工藝的概念、應(yīng)用和工藝流程。
    的頭像 發(fā)表于 03-13 14:48 ?2739次閱讀
    <b class='flag-5'>集成電路</b>制造中的電鍍<b class='flag-5'>工藝</b>介紹

    集成電路制造工藝中的High-K材料介紹

    本文介紹了在集成電路制造工藝中的High-K材料的特點、重要性、優(yōu)勢,以及工藝流程和面臨的挑戰(zhàn)。
    的頭像 發(fā)表于 03-12 17:00 ?2900次閱讀
    <b class='flag-5'>集成電路</b>制造<b class='flag-5'>工藝</b>中的High-K材料介紹

    集成電路制造中的劃片工藝介紹

    本文概述了集成電路制造中的劃片工藝,介紹了劃片工藝的種類、步驟和面臨的挑戰(zhàn)。
    的頭像 發(fā)表于 03-12 16:57 ?3299次閱讀
    <b class='flag-5'>集成電路</b>制造中的劃片<b class='flag-5'>工藝</b>介紹