目錄

近期打算寫一些Cadence的使用總結(jié)，一來是可以加深自己對(duì)Cadence的熟悉程度，二來也可以替廣大讀者節(jié)約摸索時(shí)間。如有出入和需補(bǔ)充的地方，歡迎大家在評(píng)論區(qū)或私聊中指出。本期，作者擬介紹Cadence中Calculator的使用。我會(huì)在開頭介Calculator的啟動(dòng)與界面，接著分別介紹Calculator的各個(gè)模塊與使用方法。考慮到PDK版權(quán)問題，所有數(shù)值的結(jié)果均進(jìn)行遮擋或者打碼處理，請(qǐng)見諒。

1. Calculator的啟動(dòng)與界面

ADE L --> Tools --> Caculator

Calculator的界面由上至下分為以下幾個(gè)板塊，如圖2所示。圖2的界面可能與大家的界面不完全相同，這是因?yàn)槲以赩iew里面修改了設(shè)置。

• 菜單

• 數(shù)學(xué)公式

• 原理圖選擇器

• Buffer 與Stack

• Function

“數(shù)學(xué)公式”比較簡單，在此我就不做過多介紹了。下面，我會(huì)對(duì)其他版塊進(jìn)行逐一的介紹。

2. Buffer與Stack

Buffer和Stack是最為常用的板塊之一，它們存儲(chǔ)了你“輸入數(shù)據(jù)”和“表達(dá)式”。下面以“晶體管T21的直流工作點(diǎn)ids”為例講解功能，如圖3所示。

2.1 繪制曲線

點(diǎn)擊圖3所示“Plot”按鈕，即可繪制“ids”曲線。

2.2 生成Table

點(diǎn)擊圖3所示的“Table”按鈕，可生成如圖4所示的Table。第一列是參數(shù)掃描的變量“VGS”，第二列是晶體管T21的“ids”。

2.3 導(dǎo)出Table

在圖4界面，F(xiàn)ile --> export (可以選擇.csv)

之后可通過Matlab，Origin等軟件進(jìn)行處理或者繪圖

2.4 生成多欄Table

保持圖4中的Table打開

回到圖3，在Buffer中輸入晶體管T21的跨導(dǎo)表達(dá)式。

OP("/T21","gm")

接著點(diǎn)擊圖3中的“Table”按鈕，即可生成如圖5所示的多欄Table。新增加的第三列就是晶體管“T21”的跨導(dǎo)。

備注：“Table”按鈕右側(cè)選擇“Append”才會(huì)添加新列，如果是“Replace”則是進(jìn)行替換。

2.5 表達(dá)式送入AEL

點(diǎn)擊圖3所示的“AEL”按鈕，可將“Buffer”中的表達(dá)式送入AEL。

2.6 Buffer與Stack交互

點(diǎn)擊圖3中的“Enter”按鈕，可將“Buffer”中的表達(dá)式送入“Stack”。

點(diǎn)擊圖3中的“Insert”按鈕，可將“Stack”中的表達(dá)式送入“Buffer”。

2.7 Stack內(nèi)部操作

點(diǎn)擊圖3中“Stack操作”，我們可以對(duì)“Stack”內(nèi)部存儲(chǔ)的表達(dá)式進(jìn)行“添加”，“刪除”，和“順序”調(diào)整。

3. 原理圖選擇器

我們可以通過如圖6所示的“原理圖選擇器”在原理圖中選擇我們感興趣的“元件”，“電壓”和“電流”并將表達(dá)式送入“Buffer”。

我們以晶體管直流工作點(diǎn)“op”為例。點(diǎn)擊op --> 自動(dòng)跳轉(zhuǎn)原理圖 -->選擇T21晶體管 --> 自動(dòng)彈出List --> 選擇gm --> 表達(dá)式進(jìn)入“Buffer”，如圖7所示。

4. 菜單

4.1 Tools

如圖8所示為“Tools”的功能。我已在第二節(jié)中進(jìn)行了詳細(xì)介紹。

4.2 Views

可以選擇是否顯“數(shù)學(xué)公式”，“Stack”，“原理圖選擇器”等板塊。

5 Function

Function的功能十分強(qiáng)大，可以對(duì)幾乎所有的電路參數(shù)進(jìn)行計(jì)算，可以顯著提升設(shè)計(jì)效率。

5.1 常用函數(shù)

bandwidth（帶寬）：放大器設(shè)計(jì)常用

groupdelay（群時(shí)延）：系統(tǒng)設(shè)計(jì)常用

NF（噪聲系數(shù)）：低噪放設(shè)計(jì)常用

Phasenoise（相位噪聲）：振蕩器設(shè)計(jì)常用

還有擺率，功率譜密度，jitter等等常用函數(shù)都可以找到，使用非常簡單。下面我以其中比較復(fù)雜的“上升延遲”舉例。

5.2 舉例“上升延遲”

（1）如圖9所示，在“Function”中搜索“delay”并選中

（2）在Signal1和2中分別填入我們所關(guān)注的信號(hào)

（3）VDD=1.2V，因此我們這里的臨界電壓設(shè)置為 0.6 0.6

（4）我們關(guān)注的是輸入上升沿到輸出上升沿的延遲，所以選擇“rising”，“rising”。

（5）點(diǎn)擊“Apply”，在Buffer中出現(xiàn)如圖表達(dá)式，并用Table導(dǎo)出為722.2 ps。

為了論證該結(jié)果的正確性，作者用Marker手動(dòng)獲得了上升延遲。將圖10的結(jié)果與公式對(duì)比，容易證明是一致的。