IP核的開發(fā)過程中，面臨著許多關鍵技術，比如IP核的規(guī)格定義、基于接口的設計、IP核測試存取結構標準、IP核的驗證與打包等。對于IP核的驗證，主要是建立參照模型和測試平臺，然后進行回歸測試和形式驗證。這里參照的模型主要用于對系統(tǒng)功能進行驗證以及和RTL模型的對照驗證，該模型主要用Verilog HDL等語言來構造。測試平臺的建立與子模塊設計并行，搭建驗證環(huán)境和開發(fā)測試用例，并針對IP核的行為級模型對測試環(huán)境和測試用例進行調(diào)試，從而同步準備好用來仿真測試RTL級IP核的驗證環(huán)境和測試用例。

仿真和驗證是開發(fā)任何高質(zhì)量的基于 FPGA 的 RTL 編碼過程的基礎。在本系列文章中，我們將分享我們設計過程中的關鍵步驟，并將基于虹科以太網(wǎng)IP核產(chǎn)品組合進行介紹。

整個過程的關鍵步驟如下：

面向?qū)嶓w/塊的仿真：通過在每個輸入信號上生成激勵并驗證 RTL 代碼行為是否符合預期，對構成每個 IP 核的不同模塊進行實體/塊的仿真。

面向全局的仿真：一旦不同的模塊被單獨驗證，則意味著下一步將整個IP仿真為單個 UUT(被測試單元)。

(On)硬件測試：盡管擴展的仿真計劃提供了良好的可信度，但仍有許多corner的情況無法在虛擬環(huán)境中驗證。對于這些情況，需要基于硬件的測試計劃，這也是獲得高質(zhì)量結果的最后一步。

在本篇文章中，我們將描述第一步：IP 仿真的實體或塊級別是如何完成的。

面向?qū)嶓w或塊的仿真

“面向?qū)嶓w或塊的仿真”這一步驟意味著驗證在 IP 核內(nèi)具有特定操作的特定實體或模塊的正確操作。每個 IP 核都由許多實體或塊組成，為了測試它們，每個實體會有不同的測試平臺，通過在輸入受到刺激時觀察設計的輸出來執(zhí)行設計。這將有助于檢查預期的行為。

舉個例子就可以很好地理解這個步驟。下面我們先介紹虹科以太網(wǎng)交換機 IP 核的過濾數(shù)據(jù)庫。過濾數(shù)據(jù)庫存儲 MAC 地址及其相關信息以做出幀轉發(fā)決策。它是一個基于哈希的存儲器，每個地址條目都有一些存儲過濾數(shù)據(jù)的 bin。該哈希算法還生成過濾數(shù)據(jù)庫內(nèi)存的索引。

過濾數(shù)據(jù)庫執(zhí)行有三個主要過程：學習、查找和老化

學習過程負責在滿足不同條件時保存幀。

查找過程是在過濾數(shù)據(jù)庫中搜索并獲得幀的轉發(fā)端口掩碼的過程。

老化過程根據(jù)給定的時間段刪除舊的 MAC 條目。

在這個仿真MAC表的具體案例中，請始終嘗試測試構成過濾數(shù)據(jù)庫功能的所有機制。從這個意義上說，就像學習不同的MAC，不同的查詢、老化是并行完成的，最后需要清除MAC表并驗證所有條目都已刪除。此外，研究并始終能夠測試可能的corner案例也十分重要。

測試和驗證復雜 FPGA 設計的第二個關鍵步驟將在下一篇文章中展開介紹。一旦形成 IP 核的所有實體都按預期工作，全局仿真就會發(fā)揮作用。

未完待續(xù)

IP核可以使開發(fā)人員減少工作量，并縮短產(chǎn)品上市時間。虹科目前已有豐富的IP核產(chǎn)品組合，包括TSN IP核、HSR/PRP IP核、以太網(wǎng)IP核、冗余IP核等，可以輕松集成到用戶的FPGA中。若想了解更多信息，歡迎通過sales@hkaco.com聯(lián)系虹科工業(yè)控制團隊!

原文標題：虹科干貨 | 如何測試與驗證復雜的FPGA設計(1)——面向?qū)嶓w或塊的仿真

文章出處：【微信公眾號：廣州虹科電子科技有限公司】歡迎添加關注!文章轉載請注明出處。

審核編輯：湯梓紅