明德?lián)P整理了的同學(xué)們提出的問(wèn)題，本帖將所有問(wèn)題進(jìn)行一個(gè)匯總，大家可以從這里找到您想要學(xué)習(xí)或疑惑的問(wèn)題，然后進(jìn)入對(duì)應(yīng)的匯總貼進(jìn)行學(xué)習(xí)。為方便您隨時(shí)找到答案，敬請(qǐng)您收藏本網(wǎng)址!MDY專題課產(chǎn)品交流【匯總貼】_FPGA-明德?lián)P/專業(yè)FPGA解決方案專家 (mdy-edu.com)如果同學(xué)們的問(wèn)題我們帖子里面沒(méi)有的請(qǐng)第一時(shí)間聯(lián)系我:易老師，我們對(duì)新問(wèn)題進(jìn)行補(bǔ)充!

十一、就業(yè)班項(xiàng)目-精密儀器項(xiàng)目(JESD204B)

【問(wèn)題11.1】JESD204B專題課有交流群?jiǎn)?

答：購(gòu)買此課后，均加入MDY的專題課交流群。

【問(wèn)題11.2】交流群會(huì)解答哪方面的內(nèi)容?

答： 購(gòu)買此課程的同學(xué)，需要有一定的FPGA基礎(chǔ)，如一定的設(shè)計(jì)能力、驗(yàn)證能力和調(diào)試能力。

本課程的交流群，將不會(huì)詳細(xì)解答基礎(chǔ)問(wèn)題，例如VERILOG語(yǔ)法;自己修改的代碼，如果出錯(cuò)，請(qǐng)自行定位。對(duì)于協(xié)議、架構(gòu)等，如有問(wèn)題，MDY都會(huì)詳細(xì)解答。

【問(wèn)題11.3】FPGA的JESD204B參考文檔是PG066嗎?

答：是的。

【問(wèn)題11.4】 AD9144的同步信號(hào)已經(jīng)拉高了，這說(shuō)明已經(jīng)配置成功了?

答：要使用AD9144成功，可以依次檢查以下AD9144的幾個(gè)寄存器。

地址OX470：該寄存器用于表示LANE有沒(méi)有檢測(cè)到K28.5同步字。如果說(shuō)FPGA管腳配置錯(cuò)誤、時(shí)鐘有問(wèn)題、LANE速率有問(wèn)題 (例如雙方配置的LANE速率不同，一端為2G，另一端為2.5G;或者信號(hào)質(zhì)量不高，傳輸有誤碼等)，則讀到的值將不正確。

地址OX471：檢查是否所有的LANE都已經(jīng)同步。如果地址0X470正確，本寄存器不正確，則可能是速率、時(shí)鐘有問(wèn)題。

地址OX472：檢查checksum，即校驗(yàn)和是否正確。如果說(shuō)FPGA和AD9144的參數(shù)不同，或者是傳遞有錯(cuò)誤，則此寄存器值不正確。

地址OX473： 檢查ILAS。如果說(shuō)此正確，基本上都正確了。

【問(wèn)題11.5】頂層模塊jest204b_test中，下面的代碼是什么含義?

答： 本工程有一個(gè)功能，通過(guò)按下按鍵，可以改變信號(hào)的頻率。工程一共支持6種頻率，cnt1值為0~5，分別用來(lái)表示6種頻率。 上面代碼中的cnt0控制頻率的，其是通過(guò)控制同一值重復(fù)的次數(shù)來(lái)達(dá)到控制頻率的目的，例如假設(shè)某信號(hào)值為01234為100M信號(hào)頻率， 讓每個(gè)點(diǎn)重復(fù)一次，即0011223344，信號(hào)頻率就變?yōu)?0M。 cnt0的值根據(jù)cnt1來(lái)改變，例如當(dāng)cnt1為0時(shí)，cnt0的值為0~31，當(dāng)cnt1為1時(shí)，cnt0的值為0~15，當(dāng)cnt2為2時(shí)，cnt0的值為0~7。

【問(wèn)題11.6】如果要實(shí)現(xiàn)與工程中不同的分辨率和不同的采樣率(即輸出波形的頻率不同、分辨率不同)，要怎么做?

答： 如果要改變波形的頻率，需要涉及到整個(gè)系統(tǒng)不同參數(shù)的調(diào)整，包括用于通信的lane的個(gè)數(shù)、時(shí)鐘頻率、IP核的寄存器配置和AD9144的寄存器配置等等。 具體可以參考視頻中，具體應(yīng)該按下圖的步驟來(lái)分析：

上圖中，依次是確定需求，即您希望的信號(hào)頻率、采樣率DAC個(gè)數(shù)分別是多少，然后據(jù)此確定需要多少條LANE;進(jìn)而確定AD9144的配置;lane的速率;sample時(shí)鐘等等。本課程有對(duì)應(yīng)的視頻講解，可以詳細(xì)理解。請(qǐng)理解視頻中介紹的思想，從而應(yīng)用到您自己的項(xiàng)目中。實(shí)用建議：建議您在我們提供的案例基礎(chǔ)上，每次改動(dòng)一點(diǎn)點(diǎn)，看到正確效果后，再做下一下，最終完成最終的目標(biāo)。

【問(wèn)題11.7】案例中，插值為2的意義?為什么要插值?

答：插值，顧名思義，就是在兩個(gè)數(shù)據(jù)中間自動(dòng)插入數(shù)據(jù)。例如要產(chǎn)生一個(gè)波形012345，不插值的情況下，F(xiàn)PGA必須要發(fā)送數(shù)據(jù)012345這幾個(gè)數(shù)據(jù)給AD9144;而在插值為2時(shí)，F(xiàn)PGA只需要發(fā)送0246數(shù)據(jù)，然后AD9144自動(dòng)補(bǔ)充135。本案例中，為什么要使用插值為2，是假設(shè)的一種需求情況。

【問(wèn)題11.8】在文檔《JESD204B協(xié)議》中，第52頁(yè)的下面兩個(gè)圖，為什么這兩者的CF不一致?CS又是什么?

答：CS是指一個(gè)SAMPLE中的控制位比特?cái)?shù)，上面兩種情況，每個(gè)SAMPLE都加了2位的控制比特，即圖中的C1和C0。注意，圖中的“Cr0:3[C1:C0]”，是指Cr0的[C1:C0]+Cr1的[C1:C0]+Cr2的[C1:C0]+Cr3的[C1:C0]。CF是指一個(gè)FRAME CLK中的控制字個(gè)數(shù)，單位為字節(jié)。注意，這里的CF的限定條件是一個(gè)“FRAME CLK”。一個(gè)FRAME CLK，即上圖中的一列數(shù)據(jù)。從第一個(gè)圖可以看出，第一列控制字是Cr0:3[C1:C0]，共8比特，所以為CF=1。從第二個(gè)圖可以看出，第一列控制字是Cr0:3[C1:C0]和Cr8:11[C1:C0]，一列共有16比特，所以CF=2

【問(wèn)題11.9】在講解需求時(shí)，下面的16是什么含義?

答：這里的16，是我們假設(shè)一個(gè)正弦波由16個(gè)采樣點(diǎn)組成，所以由信號(hào)頻率*16=采樣頻率。 當(dāng)然，這里的16假設(shè)值，當(dāng)您的正弦波是由32或者64，或者更大數(shù)組成時(shí)，當(dāng)然就不同。我們這里是先確定需求。

【問(wèn)題11.10】204b配置完了才正常工作還是不配置也能工作，配置完之后會(huì)改變工作方式?

答：都是需要配置完才能正常工作的。

【問(wèn)題11.11】是否應(yīng)該補(bǔ)充IP核的配置，為什么要那樣配?

答：1. 關(guān)于各個(gè)參數(shù)，如CS F M N等參數(shù)，在講解確定需求的視頻中，已經(jīng)逐個(gè)分析出來(lái)?？偟膩?lái)說(shuō)，是看AD9144文檔，看MODE后， 根據(jù)MODE所 推薦的參數(shù)來(lái)配置。

2. 得到上面參數(shù)后，請(qǐng)閱讀一下FPGA IP核的寄存器手冊(cè)，很簡(jiǎn)單的，基本上是各個(gè)參數(shù)配上去就行了。

3. 配置代碼，可以看代碼解釋視頻，后面補(bǔ)充了。

【問(wèn)題11.12】204b配置文件里面有一個(gè)寄存器有疑惑，手冊(cè)里面寫的最小是1，但coe配置成0 。

答：寄存器中，“parameter range 1-256”，是指F這個(gè)參數(shù)的范圍是1-256。但后面有描述，此寄存值的值 = F-1，所以才填為0。

這里描述有些歧義，但可以用這種方法排除：假設(shè)寄存器是1-256，那該寄存器是8位的，無(wú)法表示256，矛盾。

【問(wèn)題11.13】在AD9144的0X308~0X30B這幾個(gè)寄存器，是用來(lái)選擇serdin和lan的關(guān)系的，這是如何對(duì)應(yīng)的?

答：下面是這幾個(gè)寄存器的相關(guān)描述。

首先，明確概念，SERDIN0~7指的是AD9144芯片上定義的管腳，是物理的，可以去看管腳圖。LANE0~7，是指內(nèi)部表示的LANE編號(hào)。估計(jì)是為了靈活性，LANE0~7不是與SDRDIN0~7不是一個(gè)一個(gè)對(duì)應(yīng)的，其對(duì)應(yīng)關(guān)系是可以配置的，上面幾個(gè)寄存器就是起這種作用。例如，LANE0可以與SERDIN0對(duì)應(yīng)，這個(gè)時(shí)候的0X308[2:0]=0，也可以和SERDIN4對(duì)應(yīng)起來(lái)，這個(gè)時(shí)候0X308[2:0]=4。其次，理解了上面關(guān)系后。你可以根據(jù)實(shí)際情況來(lái)配置，例如，本案例中的AD9144子板，它的SERDIN0~3是沒(méi)有用的，只使用了SERDIN4~7，這是固定死的。然后內(nèi)部的配置，您可以使用LANE4~7來(lái)對(duì)應(yīng)SERDIN4~7，也可以使用LANE0~3來(lái)對(duì)應(yīng)SERDIN4~7，這由您來(lái)決定，都是可以實(shí)現(xiàn)的。最后，再?gòu)?qiáng)調(diào)一下工程思維：芯片提供了很多功能，您用也可以，不用也可以，您會(huì)怎么做?你就選擇最簡(jiǎn)單的來(lái)做，甚至就是忽視它存在，也就是使用默認(rèn)值。

【問(wèn)題11.14】JESD204B課程里包括AD和DA嗎?還是只是其中一個(gè)?

答：本課程只包括AD部分，并且是以AD9144為例來(lái)說(shuō)明。注意不同AD和DA芯片，其使用方法都是不同的。本課程只講述一般思路，需要學(xué)員舉一反三使用。

【問(wèn)題11.15】要得到16個(gè)點(diǎn)，插2，所以實(shí)際傳8個(gè)點(diǎn);學(xué)習(xí)筆記里面生成的正弦波，由于插2了，實(shí)際是32個(gè)點(diǎn)，這么理解對(duì)么?

答：在DA輸出端如果16個(gè)點(diǎn)組成一個(gè)正弦波，插值為2的情況下，F(xiàn)PGA只需要傳輸8個(gè)點(diǎn)/正弦波。 如果FPGA傳輸16個(gè)點(diǎn)/正弦波，插值為2的情況下，DA輸出端實(shí)際是32個(gè)點(diǎn)/正弦波。

審核編輯：湯梓紅