AXI4-Stream去掉了地址項,允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模;

二、握手機制
只有當(dāng)VALID和READY同時為高時,才能進行傳輸。
VALID和READY信號的先后順序有一下三種形式:

2.1VALID早于READY信號

2.2READY信號早于VALID信號

2.3 VALID信號與READY信號同時
三、基本事務(wù)
AXI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba4_axi4_stream_v1_0_protocol_spec.pdf)沒有時序圖,因此,我使用XILINX公司的產(chǎn)品指導(dǎo)手冊(pg007_srio_gen2_v3_1.pdf)里的一個時序圖來演示AXI4-Stream各個信號的關(guān)系。如下圖所示:

上圖中,tready信號一直處于高電平,表示從設(shè)備做好了接收數(shù)據(jù)準(zhǔn)備。tvalid變?yōu)楦唠娖降耐瑫r,tdata、tkeep、tuser也同時進行發(fā)送。在tdata最后一個字節(jié)數(shù)據(jù)時,tlast發(fā)送一個高電平脈沖。數(shù)據(jù)發(fā)送完成后,tvalid變?yōu)榈碗娖?。這樣一次傳輸就完成了。
審核編輯 :李倩
-
信號
+關(guān)注
關(guān)注
12文章
2914瀏覽量
80118 -
Stream
+關(guān)注
關(guān)注
0文章
21瀏覽量
8251
原文標(biāo)題:AXI4-Stream協(xié)議總結(jié)
文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
Xilinx高性能低延時8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA,RDMA, V4L2驅(qū)動,高速視頻采集, 高速AD采集
利用開源uart2axi4實現(xiàn)串口訪問axi總線
使用AXI4接口IP核進行DDR讀寫測試
RDMA設(shè)計4:技術(shù)需求分析2
Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0
關(guān)于AXI Lite無法正常握手的問題
RDMA簡介9之AXI 總線協(xié)議分析2
RDMA簡介8之AXI 總線協(xié)議分析1
NVMe IP之AXI4總線分析
NVMe簡介之AXI總線
NVMe協(xié)議簡介之AXI總線
高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計
一文詳解Video In to AXI4-Stream IP核
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
評論