91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于AXI4-Stream協(xié)議總結(jié)分享

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-23 10:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群


AXI4-Stream去掉了地址項,允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模;

fc6639f6-f290-11ec-ba43-dac502259ad0.png

二、握手機

只有當(dāng)VALID和READY同時為高時,才能進行傳輸。

VALID和READY信號的先后順序有一下三種形式:

fc785b22-f290-11ec-ba43-dac502259ad0.jpg

2.1VALID早于READY信號

fc81211c-f290-11ec-ba43-dac502259ad0.jpg

2.2READY信號早于VALID信號

fc8aa034-f290-11ec-ba43-dac502259ad0.jpg

2.3 VALID信號與READY信號同時

三、基本事務(wù)

AXI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba4_axi4_stream_v1_0_protocol_spec.pdf)沒有時序圖,因此,我使用XILINX公司的產(chǎn)品指導(dǎo)手冊(pg007_srio_gen2_v3_1.pdf)里的一個時序圖來演示AXI4-Stream各個信號的關(guān)系。如下圖所示:

fc970ec8-f290-11ec-ba43-dac502259ad0.jpg

上圖中,tready信號一直處于高電平,表示從設(shè)備做好了接收數(shù)據(jù)準(zhǔn)備。tvalid變?yōu)楦唠娖降耐瑫r,tdata、tkeep、tuser也同時進行發(fā)送。在tdata最后一個字節(jié)數(shù)據(jù)時,tlast發(fā)送一個高電平脈沖。數(shù)據(jù)發(fā)送完成后,tvalid變?yōu)榈碗娖?。這樣一次傳輸就完成了。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號
    +關(guān)注

    關(guān)注

    12

    文章

    2914

    瀏覽量

    80118
  • Stream
    +關(guān)注

    關(guān)注

    0

    文章

    21

    瀏覽量

    8251

原文標(biāo)題:AXI4-Stream協(xié)議總結(jié)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Xilinx高性能低延時8通道PCIe-DMA控制器IP,SGDMA,QDMA,CDMA,RDMA, V4L2驅(qū)動,高速視頻采集, 高速AD采集

    /AXI4-Stream用戶接口,F(xiàn)IFO用戶接口支持Stream(數(shù)據(jù)流方式)和Packet(數(shù)據(jù)幀方式)模式。基于PCI Express Integrated Block,Multi-Channel PCIe
    發(fā)表于 12-11 11:07

    利用開源uart2axi4實現(xiàn)串口訪問axi總線

    microblaze和jtag-to-axi(jtag2axi)雖然也提供了訪問axi總線的能力,但是依賴于xilinx平臺。而uart-to-axi(uart2
    的頭像 發(fā)表于 12-02 10:05 ?2054次閱讀
    利用開源uart2<b class='flag-5'>axi4</b>實現(xiàn)串口訪問<b class='flag-5'>axi</b>總線

    使用AXI4接口IP核進行DDR讀寫測試

    本章的實驗任務(wù)是在 PL 端自定義一個 AXI4 接口的 IP 核,通過 AXI_HP 接口對 PS 端 DDR3 進行讀寫測試,讀寫的內(nèi)存大小是 4K 字節(jié)。
    的頭像 發(fā)表于 11-24 09:19 ?3725次閱讀
    使用<b class='flag-5'>AXI4</b>接口IP核進行DDR讀寫測試

    RDMA設(shè)計4:技術(shù)需求分析2

    開發(fā)。設(shè)計基于純邏輯電路,可以脫離 MCU 控制獨立運行,兼容 SoC 環(huán)境與純邏輯環(huán)境。 (4)使用標(biāo)準(zhǔn) AXI 總線接口,設(shè)計使用標(biāo)準(zhǔn)化的 AXI4AXI-Stream
    發(fā)表于 11-24 09:09

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現(xiàn),AXI4AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    NVMe AXI4 Host Controller IP1介紹NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令
    發(fā)表于 11-14 22:40

    關(guān)于AXI Lite無法正常握手的問題

    關(guān)于AXI Lite的問題 為什么我寫的AXI Lite在使用AXI Lite Slave IP的時候可以正常握手,但是在使用AXI Lit
    發(fā)表于 07-16 18:50

    RDMA簡介8之AXI分析

    AXI4 總線是第四代 AXI 總線,其定義了三種總線接口,分別為:AXI4AXI4-Lite 和 AXI4-Stream接口。其中
    的頭像 發(fā)表于 06-24 23:22 ?637次閱讀
    RDMA簡介8之<b class='flag-5'>AXI</b>分析

    RDMA簡介9之AXI 總線協(xié)議分析2

    ? 這里以功能完備的 AXI4 接口舉例說明 AXI4 總線的相關(guān)特點。AXI4 總線采用讀寫通道分離且數(shù)據(jù)通道與控制通道分離的方式,這樣的總線通道使其具有多主多從的連接特性和并行處理的能力,能夠
    發(fā)表于 06-24 18:02

    RDMA簡介8之AXI 總線協(xié)議分析1

    ,分別為:AXI4、AXI4-Lite 和 AXI4-Stream接口。其中 AXI4 也稱為 AXI4-Full 是一種基于地址的高性能傳
    發(fā)表于 06-24 18:00

    NVMe IP之AXI4總線分析

    傳輸和亂序傳輸?shù)?,并且?shù)據(jù)位寬也受到限制。由于不需要支持大多數(shù)高性能功能,AXI4-Lite所需的資源也較少。 AXI4-Stream:主要用于高速數(shù)據(jù)流數(shù)據(jù)傳輸。相比于其他總線協(xié)議
    發(fā)表于 06-02 23:05

    NVMe簡介之AXI總線

    NVMe需要用AXI總線進行高速傳輸。而AXI總線是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中的重要組成部分,主要面向高性能、高帶寬、低延時的片內(nèi)互連需求
    的頭像 發(fā)表于 05-21 09:29 ?778次閱讀
    NVMe簡介之<b class='flag-5'>AXI</b>總線

    NVMe協(xié)議簡介之AXI總線

    向高速數(shù)據(jù)流傳輸?shù)?b class='flag-5'>AXI4-Stream接口。如表1所示展示了三種類型接口的主要特點對比。 表1 三種類型AXI4接口對比 AXI4總線具有讀寫地址、數(shù)據(jù)通道分離的特性,使控制通道與數(shù)據(jù)通道分離、讀通道
    發(fā)表于 05-17 10:27

    高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計

    數(shù)據(jù)緩存控制器主要實現(xiàn)了對大量突發(fā)數(shù)據(jù)的緩存、AXI4接口與AXI4-Stream接口之間的轉(zhuǎn)換和NVMe命令的生成等功能。這里主要介紹相關(guān)開發(fā)流程。
    的頭像 發(fā)表于 04-14 10:46 ?777次閱讀
    高速SSD存儲系統(tǒng)中數(shù)據(jù)緩存控制器整體頂層設(shè)計

    一文詳解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC核,VTC在視頻輸入和視頻處理之間起橋梁作用。
    的頭像 發(fā)表于 04-03 09:28 ?2755次閱讀
    一文詳解Video In to <b class='flag-5'>AXI4-Stream</b> IP核

    AXI接口FIFO簡介

    AXI接口FIFO是從Native接口FIFO派生而來的。AXI內(nèi)存映射接口提供了三種樣式:AXI4、AXI3和AXI4-Lite。除了Na
    的頭像 發(fā)表于 03-17 10:31 ?2117次閱讀
    <b class='flag-5'>AXI</b>接口FIFO簡介