第二代CPU新鮮出爐。

下面簡單講講該CPU的參數(shù)。

CPU芯片封裝全貌

本次CPU采用32位RISC-V指令集架構(gòu)（一代是自己瞎編指令集）。指令集就是程序指令的集合，指引硬件如何設(shè)計(jì)、如何運(yùn)行。不同指令集的CPU運(yùn)行的程序是不同的，相同的指令集的CPU則基本可以兼容為此指令集編寫的程序。目前主流的指令集有電腦中的x86和手機(jī)中的ARM。RISC-V作為一種新興的指令集架構(gòu)，它汲取了之前的指令集的架構(gòu)的優(yōu)缺點(diǎn)，有著先天的優(yōu)勢。此外，它不同于老牌指令集架構(gòu)，沒有需要為前代軟件兼容的困擾，可以說是無病一身輕，整個(gè)架構(gòu)輕盈簡單卻又高效。

第二級流水線

采用6級流水線設(shè)計(jì)（一代是單周期設(shè)計(jì)，可以理解成一級流水線）。流水線設(shè)計(jì)是CPU設(shè)計(jì)的一大難點(diǎn)，開始設(shè)計(jì)之初我曾考慮是否真的要直接上5級經(jīng)典流水線（一位學(xué)長曾勸我再改進(jìn)一次單周期CPU），最后竟然還多設(shè)計(jì)出了1級流水線。我先解釋一下流水線是什么。CPU中有很多部件（這些部件不一定有很清楚的邊界并且不一定是處于一個(gè)集中的位置），例如譯碼器（將指令翻譯成控制信號）、寄存器組（存放數(shù)據(jù)），ALU（計(jì)算單元）和存儲控制單元（控制讀取和寫入數(shù)據(jù)）等等。單周期CPU執(zhí)行一條指令需要一個(gè)周期，在這整個(gè)周期中執(zhí)行指令需要分別用到上面所說的所有部件，用是都要用，但是在本周期的一個(gè)時(shí)間段中至多只能用到一個(gè)單元，那么這段時(shí)間中總有別的單元被閑置了，而這些單元是線性排布的，在用寄存器組之前必須先經(jīng)過譯碼器解碼，經(jīng)過ALU之前必須從寄存器組中讀取數(shù)據(jù)……比如說：一個(gè)時(shí)鐘周期是1s。譯碼占0.2s，從寄存器中讀數(shù)占0.2s，計(jì)算占0.4s，寫回?cái)?shù)據(jù)占0.2s，加起來一共是1s。

如果我們每周期只用一個(gè)單元，讓多個(gè)指令依次使用這些單元，那么就可以極大提高CPU的執(zhí)行速度，這就是流水線技術(shù)。那么時(shí)鐘周期就縮短至0.4s（與耗時(shí)最長的那一步時(shí)間齊平），其中譯碼占0.2s，從寄存器中讀數(shù)占0.2s，計(jì)算占0.4s，寫回?cái)?shù)據(jù)占0.2s。我們發(fā)現(xiàn)時(shí)鐘周期可以變短了，也就是頻率變高了，處理速度變快了。

其實(shí)聽起來也沒那么難嘛？考慮一下這個(gè)問題。假設(shè)第一條指令是把A寄存器中的數(shù)值和B寄存器的數(shù)值加起來放到C的寄存器里，第二條指令是把B寄存器的數(shù)值和C的寄存器的數(shù)值加起來放到A的寄存器中。那么第二個(gè)指令開始執(zhí)行到ALU（計(jì)算單元）的前端的時(shí)候就會(huì)發(fā)現(xiàn)第二條指令要用的C的數(shù)值呢？哦，前一條指令還沒算出C的數(shù)值，那怎么辦?那第二條指令還不能執(zhí)行。什么時(shí)候能執(zhí)行？第一條指令算好的時(shí)候。第一條指令什么時(shí)候算好？不知道……反正一堆麻煩。而且大多數(shù)真實(shí)情況是前面有十幾條指令要用C的數(shù)值，并且指令可能各不相同，有的是做做加法，有的可能是做做除法（異常耗時(shí)），有的甚至拿C寄存器的數(shù)值作為地址訪問內(nèi)存。你們可以想想這個(gè)問題要怎么解決。

多端口寫入讀取寄存器組

第二條指令要等第一條指令。這種情況又被叫作沖突（hazard），沖突又被分為寄存器沖突和結(jié)構(gòu)沖突（好像是這兩個(gè)詞，意思領(lǐng)會(huì)到就行），這種屬于寄存器沖突。剛才說到，第二條指令不能等第一條指令，那么我們需要一種特殊的信號控制無指令的單元，這種信號叫作空泡（bubble）。那么回過來想，雖然用了流水線，但是因?yàn)楦鞣N沖突，指令可能也不能好好執(zhí)行幾個(gè)。相反，可能由于這復(fù)雜的控制電路和更高的電路運(yùn)行頻率，功耗變高了，芯片面積變大了，好像適得其反。那么我們就要講到第二代CPU的第二個(gè)亮點(diǎn)。

亂序執(zhí)行。什么第二個(gè)指令不能執(zhí)行？那第三個(gè)能嗎？第三個(gè)可以！那就先執(zhí)行第三個(gè)。這就是亂序執(zhí)行的全部邏輯。看起來也很簡單，但做起來確實(shí)不太容易。當(dāng)時(shí)設(shè)計(jì)之初也在考慮是否要實(shí)現(xiàn)亂序執(zhí)行，因?yàn)榱魉€的難度已經(jīng)很大了，亂序執(zhí)行再加下去難度簡直要爆炸，但是我轉(zhuǎn)念一想，如果流水線沒有亂序執(zhí)行，就像高樓沒有電梯（原諒我貧窮的比喻），發(fā)揮不出任何優(yōu)勢。最后還是硬著頭皮上了，竟然也成了……

CPU保留站（解決沖突的，亂序執(zhí)行的重要位置）

除了上述所講的亮點(diǎn)之外，還有一些先進(jìn)之處。例如寄存器重命名、保留站、FIFO隊(duì)列等等。之后會(huì)再細(xì)講。


審核編輯：劉清