91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

vivado中文件分類的理解

lhl545545 ? 來源:FPGA通信小白成長之路 ? 作者:FPGA通信小白成長之 ? 2022-08-31 09:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近有網(wǎng)友私信我,說我之前發(fā)的幾篇文章寫得不錯,在此感謝大家的鼓勵。

正如我在第一篇文章里所說,我分享的內(nèi)容主要包括但不限于,HDL語言,TCL語言,vivado的使用,Modelsim/Questasim的使用,matlab的使用,通信原理及系統(tǒng),無線通信,數(shù)字信號處理等,由淺入深,化繁為簡,后續(xù)內(nèi)容聽我娓娓道來。

今天我想說說我自己對vivado中文件分類的理解。

用過ISE的人都知道,vivado用起來是多么舒服,不管是從界面、綜合策略、時序分析等各個方面來說,都有很好的體驗,新版的vivado還引入了機器學習,進一步增強了綜合能力。

從vivado的圖形界面可以看到,工程文件主要包括:

HDL文件

IP文件

BD文件

約束文件

網(wǎng)表文件

輔助文件

HDL文件

主要是.v,.vhd文件,包括可以綜合的,以及用于仿真的.v和.vhd文件,可以綜合的文件也可被用于仿真。

Source框里的Compile Order可以看到文件的編譯順序,有時候如果有公用的package的.v文件的時候,可以看到package文件是否優(yōu)先編譯起效。

在vivado圖形界面中,能夠點擊的對象都有自己的屬性,可以通過CTRL+E快捷方式打開。

IP文件

主要是.xcix和.xci文件。

如果勾選設置選項下IP內(nèi)的Use Core Containers for IP框框,則IP的形式為.xcix,否則IP形式為.xci,且每個IP都會生成以IP名命名的文件夾,.xcix簡化了IP核的管理。

.xcix和.xci是可以相互轉(zhuǎn)化的,IP核右鍵Enable Core Container或Disable Core Container即可。

BD文件

主要是.BD文件。

如果一個工程想套用另一個既有工程的BD文件,可以直接將BD文件夾整個進行復制,這樣較為方便。

約束文件

主要是.xdc和.tcl文件,包括管腳約束、時序約束、debug約束、位置約束等。

管腳約束:管腳和電平。

時序約束:基本時鐘約束,跨時鐘域約束,路徑約束。

Debug約束:抓取調(diào)試信號(使用綜合里的set up debug會自動添加文件到這里,使用ip核中的ila核則不會),設置Debug_hub參數(shù)(debug_hub時鐘等)。

位置約束:可通過pblock命令,設置指定模塊位置或面積。

特別說明一下,約束的屬性中有一個USED_IN的選項,之前提到的,如果要將當前工程封裝成dcp文件,作為子文件放到大工程中,一定要勾選USED_IN中的synthesis、out_of_context選項,當然,USED_IN也適用于其他.v文件或ip核。

網(wǎng)表文件

主要是.dcp文件

用于封裝子模塊或子工程

輔助文件

主要是.tcl(鉤子腳本)和.dcp(增量編譯)文件

最近使用國內(nèi)某公司的國產(chǎn)化芯片時,就用到了鉤子腳本,用以給程序打補丁。按照手冊打完補丁后,在設置中的綜合、布局布線、生成比特流中,會看到.pre和.post里面已經(jīng)有補丁腳本的路徑。當然,也可以自己寫鉤子腳本。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)字信號

    關注

    2

    文章

    1056

    瀏覽量

    49328
  • TCL語言
    +關注

    關注

    0

    文章

    2

    瀏覽量

    6385
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71107

原文標題:說說vivado中的文件分類

文章出處:【微信號:FPGA通信小白成長之路,微信公眾號:FPGA通信小白成長之路】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado中IP核被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?170次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發(fā)表于 01-20 16:15 ?298次閱讀

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    Hi 各位,我在嘗試使用Vivado 2018.2編譯E203的mcs文件,遇到如下兩個問題: 1. 按照書中步驟運行,執(zhí)行完make mcs之后得到的mcs文件與git中預編譯出來的mcs
    發(fā)表于 11-11 06:04

    發(fā)布元服務配置應用分類、標簽和資質(zhì)信息

    分類標簽和資質(zhì)管理”菜單選擇元服務歸屬的類別和標簽,同時將所需的資質(zhì)文件提交給華為運營人員審核。資質(zhì)文件審核通過后,您選擇的標簽才能生效,之后才可選擇生效標簽進行配置。關于資質(zhì)文件
    發(fā)表于 10-29 16:47

    Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統(tǒng)下使用vivado將設計的電路燒寫到MCU200T開發(fā)板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內(nèi),開發(fā)板上電時將自動地從FLASH中讀取比特流
    發(fā)表于 10-29 08:21

    在Windows10上運行vivado使用tcl文件創(chuàng)建E203項目路徑錯誤的問題

    先按照官方給的開源項目,e203_hbirdv2-masterfpgamcu200t目錄下的Makefile內(nèi)容手動創(chuàng)建vivado工程。 在調(diào)用.tcl文件的過程中,每次進行到
    發(fā)表于 10-28 07:19

    win10環(huán)境下使用vivado生成.bit與.mcs文件

    ,這里介紹一種可以直接在windows環(huán)境下使用vivado生成system.bit和system.mcs文件的方法。 1.在windows環(huán)境安裝vivado,準備好e203_hbirdv2工程
    發(fā)表于 10-27 08:25

    vcs和vivado聯(lián)合仿真

    我們在做參賽課題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時,有時需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    如何在vivado上基于二進制碼對指令運行狀態(tài)進行判斷

    成對應的.dasm文件,用于查看對應的匯編指令。 獲取測試指令 以helloworld為例,在生成對應的兩個文件之后,我們可以選取想要測試的指令導入vivado 我們以測試 li a0 8 addi a0
    發(fā)表于 10-24 06:46

    vivado上基于二進制碼對指令運行狀態(tài)進行判斷

    成對應的.dasm文件,用于查看對應的匯編指令。 獲取測試指令 以helloworld為例,在生成對應的兩個文件之后,我們可以選取想要測試的指令導入vivado 我們以測試 li a0 8 addi a0
    發(fā)表于 10-24 06:31

    Nucleistudio+Vivado協(xié)同仿真教程

    編譯完成后,我們會在工程目錄下發(fā)現(xiàn)生成了.verilog文件,此即為我們仿真需用到的文件,可以將改文件復制保存在tb目錄下 聯(lián)合仿真 在我們前面創(chuàng)建的Vivado工程中添加仿真
    發(fā)表于 10-23 06:22

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1362次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標開發(fā)板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1702次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1292次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創(chuàng)建設計的工程源文件后,需要創(chuàng)建xdc文件設置時序約束。時序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?4828次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時序約束