91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解決Vivado implementation擁塞的策略方法

倩倩 ? 來源:Hack電子 ? 作者:Hack電子 ? 2022-08-31 15:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

摘要:根據(jù)官方說法,嘗試解決post route里面的擁塞問題,參考文章在策略中一些參數(shù)細(xì)節(jié)的配置方法。參考文章中的

Vivado strategies:

針對(duì)性能:

Perfornance_Explore

Perfornance_ExplorePostRouteFhsopt

Perfornance_WLBlockPlacement

Perfornance_WLBlockPlacementFanoutopt

Perfornance_NetDelay_high

Perfornance_NetDelay_low

Perfornance_Retiming

Perfornance_ExtraTimingOpt

Perfornance_Refineplacement

Perfornance_SpreadSLLs

Perfornance_BalanceSLLs

針對(duì)布線擁塞:

Congestion_ SpreadLogic_high

Congestion_ SpreadLogic_medium

Congestion_ SpreadLogic_low

Congestion_ SpreadLogic_Explore

以下三個(gè)針對(duì)SSI芯片:

Congestion_ SSI_SpreadLogic_high

Congestion_ SSI_SpreadLogic_low

Congestion_ SSI_SpreadLogic_Explore

針對(duì)資源:

Area_Explore

Area_ExploreSequential

Area_ExploreWithRemap

針對(duì)功耗:

Power_DefaultOpt

Power_ExploreArea

針對(duì)運(yùn)行時(shí)間:

Flow_RunPhysOpt

Flow_RunPos tRoutePhysOpt

Flow_Runtimcoptinized

擁塞報(bào)告

第一步:打開布局或者布線后的DCP文件

第二步:在菜單下,依次選擇Reports -> Report Design Analysis,彈出如下圖所示對(duì)話框,只選擇圖中的Congestion,即可生成擁塞報(bào)告。

5f17c67c-28fc-11ed-ba43-dac502259ad0.png

這里我們要格外關(guān)注Level列對(duì)應(yīng)的數(shù)據(jù),該列數(shù)據(jù)表明了擁塞程度。

5f48907c-28fc-11ed-ba43-dac502259ad0.png

對(duì)于擁塞程度(Congestion Level),我們有如下判定標(biāo)準(zhǔn):

擁塞程度≥7:設(shè)計(jì)幾乎不太可能收斂,布線極有可能失??;

擁塞程度≥6:設(shè)計(jì)很難實(shí)現(xiàn)時(shí)序收斂,運(yùn)行時(shí)間會(huì)很長,而且很有可能出現(xiàn)布線失??;

擁塞程度=5:存在一定難度實(shí)現(xiàn)設(shè)計(jì)收斂;

擁塞程度<5:可認(rèn)為設(shè)計(jì)不存在擁塞問題

我們?cè)倏纯床季€后生成的擁塞報(bào)告,如下圖所示。此時(shí),我們要關(guān)注Type這一列。該列表明了擁塞的類型。

5f712226-28fc-11ed-ba43-dac502259ad0.png

通常,有三類擁塞類型:Global、Long和Short。造成這三類擁塞的原因是不同的。

Global:擁塞區(qū)域的Combined LUT過多,或者控制集過多;

Long:擁塞區(qū)域的BRAM、URAM和DSP過多,或者跨die路徑過多;

Short:擁塞區(qū)域的MUXF或Carry Chain過多;

明確了擁塞類型,就可知道造成擁塞的原因,再結(jié)合報(bào)告中顯示的擁塞區(qū)域,進(jìn)而查找到相應(yīng)的模塊,就可以有的放矢,解決擁塞問題。但是,在解決擁塞問題之前要確保設(shè)計(jì)滿足以下幾點(diǎn):

(1)約束是合理的

(2)Pblock之間沒有重疊

(3)不存在過大的Hold違例(WHS < -0.4ns)

測(cè)試

首先看擁塞的等級(jí),可以分別采用Congestion_ SpreadLogic_high、Congestion_ SpreadLogic_medium等不同的策略去解決。

我在跑版本的時(shí)候發(fā)現(xiàn),有的版本時(shí)序還行,但是功能完全不正確,warning比功能正確的版本要多??紤]到可能是策略不同所致,所以進(jìn)行了一些關(guān)于策略測(cè)試,不是很明白策略,只是單純的跑版本進(jìn)行測(cè)試。

具體策略每項(xiàng)的介紹可以看這篇文章:【vivado UG學(xué)習(xí)】Implementation策略學(xué)習(xí)_lu-ming.xyz的博客-CSDN博客_vivado 實(shí)現(xiàn)策略(https://blog.csdn.net/lum250/article/details/119920135)

在有擁塞的時(shí)候,使用congestion_spreadlogic_high策略,但是好像很容易會(huì)造成版本的unlock,這點(diǎn)不是很確定。

以058版本為例,時(shí)序在-0.5的版本是不行的,一般要在-0.5以內(nèi),-0.4的樣子

5f9b6644-28fc-11ed-ba43-dac502259ad0.png

5fde8f82-28fc-11ed-ba43-dac502259ad0.png

第一次修改策略,其它不變,只改HigherDelayCost

6005f9f0-28fc-11ed-ba43-dac502259ad0.png

第二次修改策略,有unlock的問題:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:AggressiveExplore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60318bd8-28fc-11ed-ba43-dac502259ad0.png

第三次修改策略:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:ExploreWithHoldFix

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60611c72-28fc-11ed-ba43-dac502259ad0.png

第四次修改策略:(無unlock問題,功能沒太大問題)

opt_design:Explore

place_design:AtspeedLogic_high

phys_opt_design:AggressiveExplore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

608b9f4c-28fc-11ed-ba43-dac502259ad0.png

058錯(cuò)誤版本,無unlock問題,但是功能有問題:(同策略下跑出過正常版本很奇怪)

opt_design:ExploreArea

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

60bcc9d2-28fc-11ed-ba43-dac502259ad0.png

058正式版本:(無lock問題,功能正確,時(shí)序微差)

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable)phys_opt_design:Explore

13 critical warning

354 warning

WNS:-0.429

TNS:-4010.661

057版本測(cè)試

057-0606(未通過)

opt_design:Explore

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

phys_opt_design:Explore

53 critical warnings

273 warnings

WNS:-0.438ns

總結(jié)

根據(jù)測(cè)試,簡單的判斷下來,在高LUT使用率以及擁塞的版本下,可暫時(shí)使用如下策略,雖然同策略跑出的其他版本在prach測(cè)試時(shí)有點(diǎn)偏差,但是不能夠確定是環(huán)境問題還是代碼問題:

opt_design:Default

place_design:AtspeedLogic_high

phys_opt_design:Explore

route_design:NoTimingRelaxation

(unenable or ennable)phys_opt_design:Explore

在使用策略的時(shí)候可以先不用更改策略內(nèi)的項(xiàng),用每個(gè)策略的默認(rèn)項(xiàng),待時(shí)序很差或者擁塞依舊不通過或者功能不正確時(shí),再考慮更改某些項(xiàng)。

目前看下來,當(dāng)LUT使用過多,并且時(shí)序差的時(shí)候會(huì)有擁塞、unlock以及功能不正確的現(xiàn)象。我在使用congestion_spreadlogic_high策略的時(shí)候,很容易會(huì)有unlock的現(xiàn)象。功能不正確伴隨著的是時(shí)序竟然會(huì)好,這點(diǎn)很奇怪,感覺是由于策略過于激進(jìn)優(yōu)化掉了很多東西,造成了更多的warning(DRC警告)。

不過這三個(gè)問題在不改代碼的前提下,可以去通過更改策略解決。

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    822

    瀏覽量

    86156
  • 擁塞
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    9622
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71144

原文標(biāo)題:解決Vivado implementation擁塞的策略方法

文章出處:【微信號(hào):Hack電子,微信公眾號(hào):Hack電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado中IP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時(shí),IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?207次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    vivado中常用時(shí)序約束指令介紹

    vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?333次閱讀

    看透微突發(fā):利用 INT 技術(shù)實(shí)現(xiàn)交換機(jī)隊(duì)列級(jí)的實(shí)時(shí)擁塞告警

    星融元開發(fā)的 EasyRoCE-CMA 是基于 INT 技術(shù)的擁塞監(jiān)控工具 。它利用納秒級(jí)精度的 HDC 與 BDC 捕獲信息 ,實(shí)現(xiàn)交換機(jī)端口級(jí)擁塞與丟包的一站式可視化 。該工具能精準(zhǔn)定位故障根因,輔助 AI 智算網(wǎng)絡(luò)快速調(diào)優(yōu) 。
    的頭像 發(fā)表于 01-16 15:29 ?1233次閱讀
    看透微突發(fā):利用 INT 技術(shù)實(shí)現(xiàn)交換機(jī)隊(duì)列級(jí)的實(shí)時(shí)<b class='flag-5'>擁塞</b>告警

    Vivado仿真之后沒有出現(xiàn)仿真結(jié)果的解決方法

    ;Run Behavioral Simulation之后,會(huì)出現(xiàn)如下圖界面,此時(shí),在Tcl Console中并沒有出現(xiàn)仿真結(jié)果。 沒有出現(xiàn)仿真結(jié)果的原因是沒有給Vivado時(shí)間進(jìn)行仿真,解決方法
    發(fā)表于 10-31 06:24

    Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統(tǒng)下使用vivado將設(shè)計(jì)的電路燒寫到MCU200T開發(fā)板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內(nèi),開發(fā)板上電時(shí)將自動(dòng)地從FLASH中讀取比特流
    發(fā)表于 10-29 08:21

    vcs和vivado聯(lián)合仿真

    我們?cè)谧鰠①愓n題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對(duì)添加了vivado ip核的soc系統(tǒng)進(jìn)行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    FPGA開發(fā)板vivado綜合、下載程序問題匯總

    問題 做vivado綜合時(shí),可能會(huì)出現(xiàn)識(shí)別不到FPGA開發(fā)板的問題。我們用的是DDR200T開發(fā)板,在確定jtag接線無誤后,我們懷疑是驅(qū)動(dòng)程序的問題。我們采用的方法是將驅(qū)動(dòng)程序卸了再重新安裝。 可以
    發(fā)表于 10-24 07:12

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導(dǎo)入、并配置好項(xiàng)目,完成項(xiàng)目的綜合(SYNTHESIS)與實(shí)現(xiàn)(IMPLEMENTATION),查看有無錯(cuò)誤與或警告信息,調(diào)整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發(fā)表于 10-23 08:28

    ECN如何在HPC和數(shù)據(jù)中心中應(yīng)對(duì)網(wǎng)絡(luò)擁塞

    ECN(Explicit Congestion Notification)是一種改進(jìn)后的擁塞控制方法,它不依賴于丟包來指示擁塞,而是在數(shù)據(jù)包的頭部標(biāo)記擁塞發(fā)生的信號(hào)。ECN通過向數(shù)據(jù)包
    的頭像 發(fā)表于 09-26 14:53 ?2677次閱讀
    ECN如何在HPC和數(shù)據(jù)中心中應(yīng)對(duì)網(wǎng)絡(luò)<b class='flag-5'>擁塞</b>

    解析DCQCN:RDMA在數(shù)據(jù)中心網(wǎng)絡(luò)的關(guān)鍵擁塞控制協(xié)議

    DCQCN ( Data Center Quantized Congestion Notification),數(shù)據(jù)中心量化擁塞通知。它是一種專門為數(shù)據(jù)中心網(wǎng)絡(luò)設(shè)計(jì)的端到端擁塞控制協(xié)議。其核心目的是在使用RDMA(RoCEv2) 的網(wǎng)絡(luò)中,高效地管理網(wǎng)絡(luò)
    的頭像 發(fā)表于 09-15 11:45 ?1884次閱讀
    解析DCQCN:RDMA在數(shù)據(jù)中心網(wǎng)絡(luò)的關(guān)鍵<b class='flag-5'>擁塞</b>控制協(xié)議

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1389次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對(duì)開發(fā)板(Evaluation Board)進(jìn)行 FPGA 開發(fā)時(shí),我們通常希望在創(chuàng)建工程時(shí)直接選擇開發(fā)板,這樣 Vivado 能夠自動(dòng)配置
    的頭像 發(fā)表于 07-15 10:19 ?1715次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決<b class='flag-5'>方法</b>

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1315次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?1337次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    電機(jī)大范圍調(diào)速的綜合電壓調(diào)制策略

    使用DPWM策略,并提出一種基于零矢量分配的過渡策略,使得兩種調(diào)制方式可以平滑的過渡。這種方法使得電壓波形質(zhì)量,開關(guān)損耗以及電壓線性范圍得到優(yōu)化。最后,搭建了基于Simulink的仿真模型,結(jié)果表明提出的
    發(fā)表于 04-01 14:51