電子發(fā)燒友網(wǎng)報道（文/周凱揚）臺積電作為目前全球最大的晶圓廠，擁有龐大的客戶基數(shù)，為了打造出了一個屬于自己的設計生態(tài)系統(tǒng)，臺積電也成立了一個“開放創(chuàng)新平臺”，將廣大EDA/IP、設計中心、云服務廠商納入其中。而作為EDA廠商來說，除了要和IC設計公司打好關系以外，同樣要與晶圓廠建立深入合作，這樣才能拿到最新的工藝庫、PDK。

截至2022年7月1日，臺積電“開放創(chuàng)新平臺”中的電子設計自動化（EDA）聯(lián)盟已經(jīng)有了16家EDA公司的加入，包括Ansys、Cadence、新思、西門子EDA和華大九天等廠商。然而，對于最新的工藝和堆疊封裝技術來說，臺積電對于EDA工具的認證卻僅限于四大頭部EDA廠商，今年10月底，這些廠商也紛紛發(fā)布了自己獲得認證的消息。

EDA大廠陸續(xù)獲得認證

今年10月25日，Cadence宣布自己的數(shù)字和定制/模擬設計流程獲得了臺積電N4P和N3E工藝的認證，支持最新的設計規(guī)則手冊和在N3工藝用到的FINFLEX技術。Cadence設計流程也為N4P和N3E的PDK進行了加強，為工程師提供更簡單的模擬設計遷移、優(yōu)化的PPA和更快的上市時間。以數(shù)字設計全流程為例，Cadence為臺積電的N4P和N3E工藝提供了從綜合到簽核ECO的原生混合高度單元行優(yōu)化，實現(xiàn)了更好的PPA。

新思的數(shù)字和定制設計流程同樣獲得了臺積電N4P和N3E的EDA工具認證，并聲稱其接口IP產(chǎn)品已經(jīng)在N3E工藝節(jié)點上實現(xiàn)了多次成功流片。而且新思的AI設計工具，DSO.ai和Fusion Compiler，同樣打造出了多個經(jīng)驗證的N3E測試案例，實現(xiàn)了更好的PPA和更快的設計周期。顯而易見，作為一家逐漸將IP業(yè)務壯大起來的EDA公司，新思很好地將這兩大業(yè)務打入了臺積電的設計生態(tài)中。

西門子EDA的物理驗證平臺Calibre、模擬/混合信號電路驗證平臺Analog FastSPICE也都獲得了臺積電N4P和N3E工藝的認證。不過在N3E這個工藝節(jié)點上，西門子EDA目前針對高密度單元庫的APR解決方案和EM/IR分析方案仍在認證過程中，不過從N4P這一節(jié)點的情況來看，獲得認證也只是時間問題。

不只是最新工藝

獲得了針對臺積電N3E和N4P的認證后，自然是為兩大工藝在移動設備、HPC、定制設計和模擬設計遷移上提供了完備的EDA方案，但同樣不可忽視的還有堆疊封裝技術以及特種工藝，比如3DFabric、不同節(jié)點的毫米波和sub-6G射頻工藝等等。

要想實現(xiàn)2.5D/3D的芯片設計，尤其需要與EDA/IP廠商的深度聯(lián)合，這樣才能加快封裝/芯片的聯(lián)合設計，解決散熱、串行/并行IO、ESD等設計痛點。所以臺積電在今年的技術論壇上提出了3Dblox的概念，用于解決復雜系統(tǒng)前端設計中的分區(qū)問題，比如先分成bump、via、cap和die等模組，再根據(jù)所選的臺積電3D封裝方案（CoWoS、InFO、SoIC）開展模組化的設計流程。

從目前的認證情況上來看，Ansys、Cadence、西門子EDA和新思都已經(jīng)獲得了3Dblox這一設計方案的認證，然而在一些驗證、分析環(huán)節(jié)，這幾家獲得的工具認證情況有些差異。比如雖然Cadence、西門子EDA和新思都已經(jīng)獲得了物理驗證方案的認證，但在電氣驗證上只有Cadence和新思兩家獲得了完備的認證，而且新思在EM/IR分析上用到了Ansys的方案。

再者就是臺積電16nm FFC工藝的毫米波射頻認證，這一工藝代表了支持毫米波5G的RFIC和5G SoC的下一代方案。幾家EDA廠商中，新思、Ansys和是德科技的毫米波射頻設計流程獲得了臺積電的16FFC認證，Cadence的RFIC設計解決方案也獲得了該認證。

寫在最后

從臺積電的EDA工具認證來看，國內(nèi)EDA廠商在打入臺積電設計生態(tài)上還有很長的路要走，數(shù)字/模擬設計全流程和晶圓廠的深入合作要兩手抓。畢竟Ansys走的也并非全流程路線，卻依然在不少環(huán)節(jié)獲得了臺積電的EDA工具認證，而全流程認證走得最遠的依然是Cadence和新思兩家廠商。