什么是RAM?

RAM(Random Access Memory) 中文是隨機(jī)存取存儲(chǔ)器。為什么要強(qiáng)調(diào)隨機(jī)存儲(chǔ)呢？因?yàn)樵诖酥?，大部分的存?chǔ)器都是順序存儲(chǔ)（Direct-Access)，比較常見(jiàn)的如硬盤(pán)，光碟，老式的磁帶，磁鼓存儲(chǔ)器等等。隨機(jī)存取存儲(chǔ)器的特點(diǎn)是其訪問(wèn)數(shù)據(jù)的時(shí)間與數(shù)據(jù)存放在存儲(chǔ)器中的物理位置無(wú)關(guān)。

RAM的另一個(gè)特點(diǎn)是易失性（Volatile),雖然業(yè)界也有非易失(non-volatile）的RAM，例如，利用電池來(lái)維持RAM中的數(shù)據(jù)等方法。

RAM主要的兩種類別是SRAM（Static RAM）和DRAM（Dynamic RAM）。

SRAM和DRAM的區(qū)別

SRAM的S是Static的縮寫(xiě)，全稱是靜態(tài)隨機(jī)存取存儲(chǔ)器。而DRAM的D是Dynamic的縮寫(xiě)，全稱是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。這兩者有什么區(qū)別呢？首先我們看看SRAM的結(jié)構(gòu)，你可以網(wǎng)上搜索一下有很多資料介紹SRAM的，比較出名的是6場(chǎng)效應(yīng)管組成一個(gè)存儲(chǔ)bit單元的結(jié)構(gòu)：

工作原理相對(duì)比較簡(jiǎn)單，我們先看寫(xiě)0和寫(xiě)1操作。

寫(xiě)0操作

寫(xiě)0的時(shí)候，首先將BL輸入0電平，（～BL）輸入1電平。

然后，相應(yīng)的Word Line（WL）選通，則M5和M6將會(huì)被打開(kāi)。

0電平輸入到M1和M2的G極控制端

1電平輸入到M3和M4的G極控制端

因?yàn)镸2是P型管，高電平截止，低電平導(dǎo)通。而M1則相反，高電平導(dǎo)通，低電平截止。

所以在0電平的作用下，M1將截止，M2將打開(kāi)。（～Q)點(diǎn)將會(huì)穩(wěn)定在高電平。

同樣，M3和M4的控制端將會(huì)輸入高電平，因NP管不同，M3將會(huì)導(dǎo)通，而M4將會(huì)截止。Q點(diǎn)將會(huì)穩(wěn)定在低電平0。

最后，關(guān)閉M5和M6，內(nèi)部M1,M2,M3和M4處在穩(wěn)定狀態(tài)，一個(gè)bit為0的數(shù)據(jù)就被鎖存住了。

此時(shí)，在外部VDD不斷電的情況下，這個(gè)內(nèi)容將會(huì)一直保持。

讀操作

讀操作相對(duì)比較簡(jiǎn)單，只需要預(yù)充BL和（~BL）到某一高電平，然后打開(kāi)M5和M6，再通過(guò)差分放大器就能夠讀出其中鎖存的內(nèi)容。

DRAM（Dynamic RAM）是指動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。與SRAM最大的不同是，DRAM需要通過(guò)刷新操作來(lái)保持其存儲(chǔ)的內(nèi)容。讓我們先來(lái)看看其一個(gè)bit存儲(chǔ)單元（Cell）的結(jié)構(gòu)：

其核心部件是4號(hào)位的電容C，這個(gè)電容大小在pF級(jí)別，用來(lái)存儲(chǔ)0和1的內(nèi)容。由于電容會(huì)慢慢放電，其保存的內(nèi)容將會(huì)隨時(shí)間推移而慢慢消失。為了保證其內(nèi)容的完整性，我們需要把里面的內(nèi)容定期讀出來(lái)再填寫(xiě)回去。這個(gè)操作稱為刷新操作（Refresh）。

其寫(xiě)操作相對(duì)簡(jiǎn)單：（我們以寫(xiě)1為例）

當(dāng)需要寫(xiě)1的時(shí)候，先將BL（Bit Line）輸入高電平1，然后選中對(duì)應(yīng)的Word Line（同一時(shí)間將只有一根WL被選中）, 打開(kāi)相應(yīng)的MOS管，如圖中所示3號(hào)位。此時(shí)，外部驅(qū)動(dòng)能力很強(qiáng)，通過(guò)一定的時(shí)間，4號(hào)位的電容將會(huì)被充滿。此時(shí)，關(guān)閉3號(hào)位的MOS管。內(nèi)容1將在一定時(shí)間內(nèi)被保存在4號(hào)位的電容中。寫(xiě)0的操作與之相反，不同的是將4號(hào)位電容中的電荷通過(guò)Bit Line放光。然后關(guān)閉3號(hào)位的MOS管，鎖存相應(yīng)數(shù)據(jù)。

而讀操作相對(duì)來(lái)說(shuō)，較為復(fù)雜。我們可以觀察到4號(hào)位電容非常小，只有pF級(jí)別，而B(niǎo)it Line往往都很長(zhǎng)，上面掛了非常多個(gè)存儲(chǔ)單元（cell），我們可以通過(guò)5號(hào)位的電容來(lái)表示。所以當(dāng)我們直接把3號(hào)位的MOS管打開(kāi)，Bit Line上將基本看不到什么變化。

于是有人提出是否能夠采用放大器來(lái)放大4號(hào)位電容的效果。結(jié)構(gòu)圖如下圖所示：

我們可以定Vref為1/2的VDD電壓，在讀取電容里數(shù)據(jù)之前，我們先將所有Bit Line預(yù)充1/2 VDD的電壓。然后，打開(kāi)Word Line讓選中的電容連接到Bit Line上面，如果原本的內(nèi)容是1，則Bit line的總電壓將會(huì)小幅攀升。否則，則會(huì)小幅下降。再通過(guò)差分放大器，將結(jié)果放大從而實(shí)現(xiàn)讀操作。

這套方案是可以工作的，但Bit Line的數(shù)量不能太大。否則會(huì)導(dǎo)致距離Vref供電處較遠(yuǎn)的放大器Vref的值偏低，而導(dǎo)致差分放大器工作異常。同時(shí)，對(duì)于所謂的1/2 VDD預(yù)充，也存在不準(zhǔn)的情況。

為了解決這個(gè)問(wèn)題，有人提出，不如將原來(lái)的一根Bit Line設(shè)計(jì)成一對(duì)Bit Line，當(dāng)其中一根Bit Line上的Cell被選中時(shí)，另一根Bit Line將不會(huì)有Cell被選中。從而沒(méi)有Cell被選中的Bit Line可以充當(dāng)放大器的Vref輸入，其長(zhǎng)度，負(fù)載以及寄生參數(shù)將會(huì)和另一根Bit Line十分一致，這樣一來(lái)，放大器的工作就更加穩(wěn)定了。結(jié)構(gòu)圖如下所示：

當(dāng)讀操作之前，我們先將1/2 VDD電壓同時(shí)注入到BL和（~BL）上，這個(gè)動(dòng)作被稱為（pre-charge 預(yù)充電）然后其中一根作為參考，來(lái)觀察另一根Bit Line在某個(gè)Cell導(dǎo)通后的變化。

最后，我們總結(jié)一下區(qū)別：

SRAM成本比較高（6 個(gè)場(chǎng)效應(yīng)管組成一個(gè)存儲(chǔ)單元）

DRAM成本較低（1個(gè)場(chǎng)效應(yīng)管加一個(gè)電容）

SRAM存取速度比較快

DRAM存取速度較慢（電容充放電時(shí)間）

SRAM一般用在高速緩存中

DRAM一般用在內(nèi)存條里