從上大學(xué)開始，我就對模擬設(shè)計產(chǎn)生了濃厚興趣。學(xué)模擬有什么用？現(xiàn)在真的還有人需要模擬嗎？數(shù)字化一統(tǒng)江湖的今天，模擬就像是被淘汰的真空管一樣，黃花遲暮。各位年輕的小伙伴對真空管應(yīng)該一頭霧水，問問你們的上上一輩就知道了。我在 Cadence 工作的這 30 年間，每隔四年就有人說模擬大勢已去。90 年代就有人這么說，隨時隨地都有可能聽到類似論斷，甚至在 DAC 大會（Design Automation Conference）上我也聽過無數(shù)次了。

但事實上呢？如今我們對模擬與定制設(shè)計的需求前所未有之高，讓這一領(lǐng)域變得更具挑戰(zhàn)性，并潛移默化地影響著我們每天的工作。那么，模擬的概念是否還和之前一樣呢？其實某種程度上講，模擬就像老酒一樣愈加醇香，也在不斷突破局限，開出新的花朵。

每當(dāng)有人嘲諷的說模擬活不了多久了的時候，我都會嗤之以鼻。得益于 Cadence 全新的 Virtuoso Studio，模擬只會永遠(yuǎn)存在。為了滿足現(xiàn)代需求，Virtuoso Studio 在三個維度不斷突破：基礎(chǔ)架構(gòu)、集成和創(chuàng)新。沿著這三個方向，工具和設(shè)計流程被重新解讀，并不斷優(yōu)化客戶體驗。讓我們看幾個例子，來了解具體的改進(jìn)內(nèi)容。

基礎(chǔ)架構(gòu)

Infrastructure

超越摩爾定律，后摩爾時代，還是單純的功能累加，根本無所謂，設(shè)計不斷變大是個不爭的事實。復(fù)雜性也只會越來越高，而不是反其道而行。這意味著模擬和定制化工具也必須進(jìn)行改進(jìn)，符合設(shè)計吞吐量快速增加的需求。

吞吐量的上漲可能來源于仿真任務(wù)的執(zhí)行，即成百上千個任務(wù)的累加。通過 Virtuoso ADE 產(chǎn)品套件傳輸?shù)臄?shù)據(jù)總量如此龐大，就要求我們需要用更創(chuàng)新的方法來啟動、管理和并行處理多個仿真任務(wù)。按個按鈕啟動 5000 個仿真任務(wù)很簡單，困難的是讓其有價值有意義，特別是在多個任務(wù)互為相關(guān)的情況下。

全新的 ADE Services 特性可以通過控制中心實現(xiàn)所有仿真任務(wù)的自動化管理，控制中心可以斷開并再次連接到 UI 界面，不會再出現(xiàn) ADE UI 界面卡死導(dǎo)致徹底丟失仿真進(jìn)度的情況了。什么都逃不過這套系統(tǒng)，甚至于連一份緩存文件也逃不過它的眼睛。

集成

Integration

大家都很了解模擬設(shè)計嗎？不，我相信還差得很遠(yuǎn)。當(dāng)前模擬或定制化設(shè)計的定義也在不斷踏入新的技術(shù)領(lǐng)域，延伸出更多的設(shè)計類型。但不管概念如何延展，你也不可能把所有內(nèi)容分開設(shè)計，然后呆坐著指望它不出錯。如果完成組裝后發(fā)現(xiàn)壓根不適配，那怎么辦？

讓我提醒你，“往好的方面想”壓根不是什么策略。不要再把不同的組件分開設(shè)計了，從設(shè)計初期就統(tǒng)籌考慮才是王道。異構(gòu)化設(shè)計就像個孩子，我們一直等他長大成人，而 Virtuoso Studio 讓他真正成熟了起來。在 Cadence，我們認(rèn)為設(shè)計是沒有界限的。融合模擬和數(shù)字設(shè)計，融合 RF 和光電設(shè)計，融合 finFETs 和先進(jìn)節(jié)點 PDK ，封裝和電路板也是一樣。大雜燴反而代表更好的融合。

隨著 Virtuoso Studio、Spectre 仿真平臺、Allegro PCB 工具和 Cadence AWR Microwave Office 的深度集成，您只需選擇最優(yōu)的工作環(huán)境，剩下的交給我們。從始至終，您將獲得完整設(shè)計的持續(xù)可視化，方方面面，徹徹底底。想讓自己創(chuàng)造的星球充滿生命嗎？Virtuoso Studio 擁有超過 50 家第三方集成供應(yīng)商，提供全面的代工支持，更多的 Cadence 工具也將為你的設(shè)計錦上添花。

創(chuàng)新

Innovation

我們朝這個目標(biāo)努力已久。大家可能還記得，亞微米炒的火熱的那段日子值得懷念。而如今，在一些默默無聞的角落，我們已經(jīng)觸及到了埃米的應(yīng)用。

拋掉數(shù)學(xué)不談，Virtuoso Studio 一直在引領(lǐng)制程工藝技術(shù)的發(fā)展，包括對最先進(jìn)的 5nm 和 2nm 的支持。很多人之前覺得，finFETs 的出現(xiàn)可以簡化設(shè)計流程，大家似乎可以徹底擺脫電阻器和晶體管了。但實際情況呢？復(fù)雜的規(guī)則讓大家不堪其擾。暫且不談設(shè)計方案中針對不同芯片的規(guī)則，找到與之匹配的版圖和驗證工具就是天方夜譚。

Virtuoso Stuido 現(xiàn)已將 Pegasus 驗證工具集成至版圖編輯工具，具體特性包括：

●針對每種形狀和布線的簽核質(zhì)量 DRC 和 LVS，讓一切觸手可及。

●仿真精確的路徑規(guī)劃，支持 2nm 和 GAA 拓?fù)洹?/p>

● 全新水平的版圖自動化工具。復(fù)雜的工作交給我們，您只需專注設(shè)計本身。

Virtuoso ADE 產(chǎn)品套件和 Spectre 仿真平臺的持續(xù)創(chuàng)新可以滿足工藝遷移需求，助力實現(xiàn)設(shè)計中心化及優(yōu)化，支持全新的統(tǒng)計學(xué)方法論，并兼容最新的 GPU 和云計算等硬件。

VirtuosoStudio

歸根結(jié)底，大家如果像我一樣對模擬有深厚的感情，我相信都會想親自嘗試下 Virtuoso Studio，甚至?xí)o意識的愛上它。Virtuoso 與大家攜手度過了 90 年代，千禧年和 10 年代。進(jìn)入到第四個十年，Virtuoso Studio 會繼續(xù)為您帶來創(chuàng)新的解決方案，幫助大家設(shè)計出更好的世界，這是我們的承諾！

審核編輯 ：李倩