芯片異構(gòu)集成的概念已經(jīng)在推動(dòng)封裝技術(shù)的創(chuàng)新。

混合鍵合支持各種可能的芯片架構(gòu)，主要針對高端應(yīng)用，包括高性能計(jì)算 (HPC)、人工智能 (AI)、服務(wù)器和數(shù)據(jù)中心。隨著技術(shù)的成熟，消費(fèi)類應(yīng)用、包括高帶寬存儲器 (HBM) 在內(nèi)的存儲器件以及移動(dòng)和汽車應(yīng)用預(yù)計(jì)將進(jìn)一步增長，這些應(yīng)用可受益于高性能芯片間連接。

異構(gòu)集成的背景故事

玩積木的樂趣之一就是可以用看似無限的方式將它們組合在一起。想象一下，將這一概念應(yīng)用于半導(dǎo)體行業(yè)，您可以采用不同類型的芯片并將它們像塊一樣組合起來以構(gòu)建獨(dú)特的東西。首先為半導(dǎo)體產(chǎn)品確定性能、尺寸、功耗和成本目標(biāo)，然后通過將不同類型的芯片組合到單個(gè)封裝中來滿足要求。這種芯片異構(gòu)集成的概念已經(jīng)在推動(dòng)封裝技術(shù)的創(chuàng)新。

最近，封裝中異構(gòu)集成的采用不斷加速，以滿足對更復(fù)雜功能和更低功耗日益增長的需求。異構(gòu)集成允許 IC 制造商在單個(gè)封裝中堆疊和集成更多硅器件。這可以包括來自不同晶圓、不同半導(dǎo)體技術(shù)和不同供應(yīng)商的芯片的組合。異構(gòu)集成還使小芯片集成能夠克服大型芯片的產(chǎn)量挑戰(zhàn)以及掩模版尺寸限制。

隨著 2.5D、3D 和扇出封裝技術(shù)的發(fā)展，銅微凸塊已在單個(gè)集成產(chǎn)品中提供了所需的垂直金屬器件到器件互連。銅微凸塊的間距通常為 40μm（凸塊尺寸為 25μm，間距為 15μm），現(xiàn)已縮小至 20μm 和 10μm 間距，以提高封裝密度和功能。然而，低于 10μm 的鍵合間距，微凸塊開始遇到產(chǎn)量和可靠性的挑戰(zhàn)。因此，雖然傳統(tǒng)的銅微凸塊將繼續(xù)使用，但新技術(shù)也正在開發(fā)中，以繼續(xù)提高互連密度?；旌湘I合技術(shù)正在成為互連間距為 10μm 及以下的高端異構(gòu)集成應(yīng)用的可行途徑。

什么是混合鍵合？

混合鍵合是在異質(zhì)或同質(zhì)芯片之間創(chuàng)建永久鍵合的過程。“混合”是指在兩個(gè)表面之間形成電介質(zhì)-電介質(zhì)和金屬-金屬鍵。使用緊密嵌入電介質(zhì)中的微小銅焊盤可提供比銅微凸塊多 1,000 倍的 I/O 連接，并將信號延遲驅(qū)動(dòng)至接近零水平。其他優(yōu)點(diǎn)包括擴(kuò)展的帶寬、更高的內(nèi)存密度以及更高的功率和速度效率。

混合鍵合技術(shù)

關(guān)鍵工藝步驟包括預(yù)鍵合層的準(zhǔn)備和創(chuàng)建、鍵合工藝本身、鍵合后退火以及每個(gè)步驟的相關(guān)檢查和計(jì)量，以確保成功鍵合。

有兩種方法可以實(shí)現(xiàn)混合鍵合：晶圓到晶圓 (W2W) 和芯片到晶圓 (D2W) 。

圖 2：W2W 和 D2W 混合鍵合技術(shù)和應(yīng)用。

D2W 是異構(gòu)集成中混合鍵合的主要選擇，因?yàn)樗С植煌男酒叽?、不同的晶圓類型和已知的良好芯片，而所有這些對于 W2W 方案來說通常是不可能的。對于每種芯片，首先在半導(dǎo)體工廠中制造晶圓，然后利用混合鍵合工藝垂直堆疊芯片。

混合鍵合將封裝轉(zhuǎn)向“前端”

由于涉及先進(jìn)的工藝要求和復(fù)雜性，混合鍵合發(fā)生在必須滿足污染控制、工廠自動(dòng)化和工藝專業(yè)知識要求的環(huán)境中，而不是像許多其他封裝集成方法那樣在典型的封裝廠中進(jìn)行。為了準(zhǔn)備用于鍵合的晶圓，需要利用額外的前端半導(dǎo)體制造工藝在晶圓上創(chuàng)建最終層以連接芯片。這包括電介質(zhì)沉積、圖案化、蝕刻、銅沉積和銅 CMP。半導(dǎo)體工廠擁有混合鍵合工藝所需的環(huán)境清潔度、工藝工具、工藝控制系統(tǒng)和工程專業(yè)知識。

需要已知良好的模具

使用 D2W 混合鍵合將多個(gè)芯片異構(gòu)集成到一個(gè)封裝中，從而產(chǎn)生高性能、高價(jià)值的器件。當(dāng)您考慮到包含一個(gè)壞芯片可能會導(dǎo)致整個(gè)封裝報(bào)廢時(shí)，風(fēng)險(xiǎn)就很高。為了保持高產(chǎn)量，需要僅使用已知良好的模具。需要優(yōu)化工藝并實(shí)施敏感的工藝控制步驟，以實(shí)現(xiàn)芯片完整性，以增加可用芯片的數(shù)量，并提供在進(jìn)入 D2W 等工藝之前將好芯片從壞芯片中分類所需的準(zhǔn)確信息。

無空洞鍵合，實(shí)現(xiàn)高產(chǎn)量

無空隙鍵合取決于電介質(zhì)區(qū)域和銅焊盤的成功鍵合。在鍵合過程中，初始鍵合發(fā)生在室溫、大氣條件下的電介質(zhì)與電介質(zhì)界面處。隨后，通過退火和金屬擴(kuò)散形成銅金屬到金屬連接。

混合鍵合表面必須超級干凈，因?yàn)榧词故亲钗⑿〉念w?；蜃畋〉臍埩粑镆部赡軙_亂工藝流程并導(dǎo)致設(shè)備故障。需要進(jìn)行高靈敏度檢查來發(fā)現(xiàn)所有缺陷，以驗(yàn)證芯片表面是否保持清潔，以實(shí)現(xiàn)成功的無空隙接合。

SiCN 已被證明比 SiN 或 SiO2等替代電介質(zhì)具有更高的結(jié)合強(qiáng)度。最近的開發(fā)工作已證明 SiCN 的等離子體增強(qiáng)化學(xué)沉積 (PECVD) 溫度足夠低，足以滿足任何臨時(shí)條件的限制。粘合層（<200 °C ）。薄膜的特性還包括所需的穩(wěn)定性，以避免在去除臨時(shí)粘合層后隨著隨后的銅退火溫度升高（> 350°C）而解吸氫氣或碳?xì)浠衔铮ㄟ@可能導(dǎo)致形成空隙）。

在混合鍵合之前，銅焊盤必須具有最佳的碟形輪廓，以允許銅在金屬鍵合過程中膨脹。

圖 3：描繪所需銅焊盤凹陷輪廓的預(yù)鍵合晶圓（或芯片）圖像（左）和顯示成功的芯片到芯片連接的鍵合后圖像（右）。

為了實(shí)現(xiàn)無空隙接合，需要淺且均勻的銅凹槽。在這里，高分辨率計(jì)量可用于監(jiān)控和驅(qū)動(dòng)過程控制和改進(jìn)。

等離子切割可實(shí)現(xiàn)更清潔、更堅(jiān)固的芯片

在每個(gè)工藝步驟中，必須仔細(xì)控制許多潛在的空隙、缺陷和不均勻性來源。即使是小至 100 納米的顆粒也可能導(dǎo)致數(shù)百個(gè)連接失敗和有缺陷的堆疊封裝。例如，在 D2W 混合鍵合中，單個(gè)芯片在被轉(zhuǎn)移并鍵合到第二個(gè)完整晶圓之前被切割，傳統(tǒng)的切割方法（例如機(jī)械鋸或激光開槽/切割）可能會引入顆?；虮砻嫒毕荩貏e是在模具邊緣，這會干擾后續(xù)的混合鍵合過程。等離子切割是一種替代方法，已在特定應(yīng)用中的大批量生產(chǎn)中得到驗(yàn)證，其中每個(gè)晶圓更多芯片或增強(qiáng)芯片強(qiáng)度等優(yōu)勢超過了任何增加的加工成本。在混合鍵合的情況下，等離子切割工藝會產(chǎn)生極其干凈的芯片表面和邊緣，沒有與刀片切割相關(guān)的顆粒污染或邊緣碎片，也沒有激光碎片/重鑄/激光凹槽裂紋。在混合鍵合之前進(jìn)行等離子切割芯片將導(dǎo)致更一致的鍵合、更低的缺陷率和更高的器件良率。

混合鍵合工藝控制

為了使混合鍵合成功過渡到高產(chǎn)量的大批量制造 (HVM)，工藝控制至關(guān)重要。晶圓上的預(yù)鍵合不均勻性、空隙和其他缺陷會在鍵合過程中直接干擾銅互連并降低產(chǎn)品產(chǎn)量。影響鍵合的其他不均勻性來源包括 CMP 輪廓和表面形貌、銅焊盤未對準(zhǔn)、晶圓形狀以及鍵合溫度的變化。這些問題中的每一個(gè)都必須從源頭仔細(xì)衡量和控制。

圖 4：可能對產(chǎn)品質(zhì)量產(chǎn)生不利影響的因素示例

混合鍵合的一些關(guān)鍵工藝控制要求包括：

薄膜厚度和均勻性：必須仔細(xì)控制芯片內(nèi)、整個(gè)晶圓以及晶圓與晶圓之間形成最終預(yù)粘合層的電介質(zhì)膜厚度。

覆蓋對準(zhǔn)：為了成功地以非常小的間距（目前約為 1-10μm）粘合表面，需要嚴(yán)格控制接合焊盤對準(zhǔn)，以確保要接合的銅焊盤完美對齊，從而推動(dòng)對覆蓋計(jì)量精度的需求不斷增加和芯片焊接控制。

缺陷率：混合鍵合中的直接電介質(zhì)對電介質(zhì)鍵合和銅對銅鍵合需要更清潔的表面，不含顆粒和殘留物，以最大限度地減少界面處的空洞。與傳統(tǒng)的焊料凸塊接口相比，這推動(dòng)了等離子切割等優(yōu)化工藝的采用，以及顯著更高的檢測靈敏度和嚴(yán)格的缺陷減少工作。

輪廓和粗糙度：成功的鍵合需要將表面輪廓和粗糙度控制在納米級，需要更精確的計(jì)量技術(shù)來幫助開發(fā)和控制 HVM 環(huán)境中預(yù)鍵合表面的制備。在鍵合之前，銅焊盤必須具有特定的碟形輪廓。

形狀和弓形：W2W 和 D2W 混合鍵合對晶圓形狀和弓形都很敏感，因此對晶圓級和芯片級形狀計(jì)量的需求日益增加，以進(jìn)行表征和控制。

在實(shí)際鍵合工藝之后還需要額外的工藝和工藝控制步驟，例如 D2W 鍵合中的芯片間間隙填充，其中電介質(zhì)沉積在單獨(dú)鍵合芯片之間和頂部上方。通過適當(dāng)?shù)膽?yīng)力控制措施，PECVD 可以使用 TEOS 前驅(qū)體生產(chǎn)極厚、無裂紋的 SiO，并且能夠承受后續(xù)步驟，例如 CMP 和光刻。

審核編輯：劉清