隨著近年來半導(dǎo)體先進(jìn)工藝向3nm、2nm不斷演進(jìn)，一直以來行業(yè)發(fā)展仰仗的摩爾定律開始放緩甚至停滯，通過提升晶體管密度來提高芯片性能開始遇到瓶頸。早些年Marvell提出的模塊化芯片架構(gòu)概念，變身Chiplet，重新被行業(yè)重視起來。

Chiplet實(shí)際上是一種硅片級(jí)別的IP復(fù)用，將不同功能的IP模塊集成，再通過先進(jìn)封裝技術(shù)將彼此互連，最終成為集成為一體的芯片組。這種像拼接樂高積木一樣，用封裝技術(shù)將不同工藝的功能模塊整合在一顆芯片上的方式，在提升性能的同時(shí)還能降低成本和提高良率。

盡管在2018年，AMD已將CPU、GPU等部件分成更小的組件組合成SoC，并成功將Chiplet技術(shù)應(yīng)用于商業(yè)化產(chǎn)品中，但在當(dāng)時(shí)，整個(gè)行業(yè)尚未建立起關(guān)于Chiplet芯片設(shè)計(jì)、互聯(lián)和接口的統(tǒng)一標(biāo)準(zhǔn)，例如涵蓋裸片間的完整接口堆棧，以及傳統(tǒng)封裝過渡到2.5D封裝的標(biāo)準(zhǔn)。因此，Chiplet技術(shù)在大范圍應(yīng)用發(fā)展上受到了一定限制。

直到2022年，UCIe（Universal Chiplet Interconnect Express）產(chǎn)業(yè)聯(lián)盟的成立，提供開放的Chiplet互連協(xié)議UCIe 1.0，才在芯片封裝層面和接口堆棧層面確立了互聯(lián)互通的統(tǒng)一標(biāo)準(zhǔn)。

圖自：UCIe

雖然UCIe成立后不久，芯耀輝、芯原等就成為首批加入的中國企業(yè)，但也有人擔(dān)心UCIe標(biāo)準(zhǔn)中明確支持的CXL和PCIe互聯(lián)協(xié)議，均由英特爾提出和創(chuàng)建，一旦在標(biāo)準(zhǔn)上被“卡脖子”，是否會(huì)影響到中國Chiplet技術(shù)的發(fā)展？

Chiplet在中國落地還面臨哪些挑戰(zhàn)？

其實(shí)國內(nèi)也一直在嘗試建立自己的Chiplet生態(tài)。2021年5月，國內(nèi)Chiplet組織——中國計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）在工信部立項(xiàng)了《小芯片接口總線技術(shù)要求》，由中科院計(jì)算所、工信部電子四院和國內(nèi)多家廠商合作展開標(biāo)準(zhǔn)制定工作。

“芯耀輝不僅有基于最新UCIe標(biāo)準(zhǔn)的IP產(chǎn)品，2022年下半年，還作為重點(diǎn)貢獻(xiàn)企業(yè)加入CCITA承接國家科技部的重點(diǎn)專項(xiàng)，參與了中國小芯片（Chiplet）原生技術(shù)標(biāo)準(zhǔn)的制定。其中接口IP部分，我們是唯一一家作為實(shí)施落地推動(dòng)的廠商。”在第三屆中國集成電路設(shè)計(jì)創(chuàng)新大會(huì)暨IC應(yīng)用博覽會(huì)高峰論壇（ICDIA 2023）上，芯耀輝科技有限公司董事長(zhǎng)曾克強(qiáng)在接受《電子工程專輯》等媒體采訪時(shí)說到。

2022年12月，中國首個(gè)由中國企業(yè)和專家主導(dǎo)制訂的Chiplet技術(shù)——《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)（T/CESA 1248-2023）正式向世界發(fā)布，并在今年2月，由中國電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)審訂后正式實(shí)施。談到這項(xiàng)中國原生的Chiplet標(biāo)準(zhǔn)，曾克強(qiáng)認(rèn)為要實(shí)現(xiàn)落地面臨幾個(gè)挑戰(zhàn)：

一、純技術(shù)的挑戰(zhàn)。把一顆芯片拆分成多個(gè)小芯片，通過接口在物理上和功能上將這些小芯片完全串聯(lián)配合起來，需要大量高規(guī)格的接口IP，確保各個(gè)芯片之間的連接接口，確保高速數(shù)據(jù)傳輸和低延遲、解決熱管理和功耗分配問題。

二、整個(gè)產(chǎn)業(yè)鏈協(xié)同的挑戰(zhàn)。Chiplet標(biāo)準(zhǔn)的落地，需要從EDA供應(yīng)商、IP廠商到生產(chǎn)制造和先進(jìn)封裝，整個(gè)生產(chǎn)鏈的配合，如果整個(gè)產(chǎn)業(yè)鏈發(fā)展不是齊頭并進(jìn)，任何一處的短板都可能導(dǎo)致到無法整體落地實(shí)施。

三、需要制定適合中國產(chǎn)業(yè)鏈的統(tǒng)一互聯(lián)標(biāo)準(zhǔn)。盡管UCIe的標(biāo)準(zhǔn)被提出，但完全套用UCIe的標(biāo)準(zhǔn)并不能使Chiplet在國內(nèi)得到快速、有效落地。當(dāng)前，國內(nèi)亟需Chiplet技術(shù)來突破先進(jìn)工藝的限制，因此需要制定更符合國內(nèi)廠商訴求的本土標(biāo)準(zhǔn)。然而，要讓Chiplet技術(shù)在國內(nèi)實(shí)際應(yīng)用，仍然需要克服眾多挑戰(zhàn)并走很長(zhǎng)的發(fā)展道路。

UCIe和中國的Chiplet標(biāo)準(zhǔn)有什么不同？

簡(jiǎn)單來說，國內(nèi)目前更需要的技術(shù)是“使用相對(duì)不那么先進(jìn)的工藝，把芯片性能跑到極致?！痹藦?qiáng)說到，曾經(jīng)業(yè)界對(duì)于集成電路的創(chuàng)新實(shí)際上相當(dāng)簡(jiǎn)單粗暴，就是工藝迭代推動(dòng)著往前走，每一代芯片的極限性能能夠做到多少，主要是靠工藝?！暗に嚤旧淼陌l(fā)展趨緩，國內(nèi)面臨著獲取先進(jìn)工藝的困境，就更需要Chiplet技術(shù)來挖掘成熟工藝的潛能。”

UCIe在標(biāo)準(zhǔn)組成上，主要由D2D（Device to Device）協(xié)議層（Protocol Layer）、適配層、物理層（含封裝）組成，我國的《小芯片接口總線技術(shù)要求》（CCITA）也有類似的組成，由鏈路適配層、物理層、協(xié)議層及封裝組成。兩個(gè)標(biāo)準(zhǔn)的關(guān)鍵區(qū)別在于以下兩點(diǎn)，UCIe只定義了并口，CCITA的Chiplet標(biāo)準(zhǔn)既定義了并口，也定義了串口，兩者的協(xié)議層自定義數(shù)據(jù)包格式也不同，但其標(biāo)準(zhǔn)與UCIe兼容，可直接使用已有生態(tài)環(huán)境。在封裝層面，UCIe支持英特爾先進(jìn)封裝、AMD封裝，CCITA定義的Chiplet標(biāo)準(zhǔn)不僅可以滿足國際先進(jìn)封裝要求，最主要地，它采用國內(nèi)可實(shí)現(xiàn)的封裝技術(shù)，從而更好地適應(yīng)本土市場(chǎng)的需求。

中國計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）秘書長(zhǎng)郝沁汾曾對(duì)媒體表示，我國的標(biāo)準(zhǔn)更加符合國情。UCIe在D2D組成的芯片中，加入了一種叫retimer的功能芯片定義，它負(fù)責(zé)把信號(hào)由并行轉(zhuǎn)成串行，然后以更高速度傳送到較遠(yuǎn)的地方，以滿足較長(zhǎng)距離的連接需求。國內(nèi)《小芯片接口總線技術(shù)要求》則不包括這部分內(nèi)容，而是一個(gè)純粹的D2D互連標(biāo)準(zhǔn)，在物理層，國內(nèi)Chiplet標(biāo)準(zhǔn)同時(shí)支持并口和串口，串口的差分信號(hào)是一對(duì)線，可以把信號(hào)傳的比并口的單端信號(hào)更遠(yuǎn)。如此能使國內(nèi)某些加速器芯片廠商實(shí)現(xiàn)將相同的芯片直接通過串口差分信號(hào)接口互連，以拓展總體性能的目的。而UCIe只支持通過單端信號(hào)實(shí)現(xiàn)D2D短距離互連，或需搭配retimer達(dá)成較長(zhǎng)距離互連，與國內(nèi)廠商的現(xiàn)階段訴求不一致。

圖自：中國計(jì)算機(jī)互連技術(shù)聯(lián)盟

曾克強(qiáng)表示，國內(nèi)Chiplet標(biāo)準(zhǔn)既支持像臺(tái)積電CoWoS等先進(jìn)封裝方式，也支持國內(nèi)能做到的封裝方法，以確保多樣化的選擇。

關(guān)于Chiplet D2D更詳細(xì)的技術(shù)細(xì)節(jié)，芯耀輝的核心三位技術(shù)骨干也專門撰寫了一篇詳細(xì)文章，并發(fā)布在《電子工程專輯》。感興趣的朋友可以點(diǎn)擊閱讀全文查看：《后摩爾時(shí)代的Chiplet D2D解決方案》

同樣是接口IP，芯耀輝有什么不同？

據(jù)曾克強(qiáng)介紹，芯耀輝目前員工人數(shù)已接近400人，在接口IP方面是國內(nèi)不折不扣的龍頭企業(yè)，相關(guān)IP產(chǎn)品和服務(wù)也已獲得眾多客戶量產(chǎn)使用。雖然目前國內(nèi)接口IP市場(chǎng)競(jìng)爭(zhēng)比較激烈，但他認(rèn)為，芯耀輝和其他公司還是有很大不同的，主要體現(xiàn)在以下幾點(diǎn)：

第一，大量頭部客戶的認(rèn)可。先進(jìn)工藝接口IP之前基本由新思科技和Cadence這樣的國外大廠壟斷，國內(nèi)能做到40、28nm及以下工藝的接口IP較少。芯耀輝成立后僅用三年時(shí)間，2022年就推出大量自研先進(jìn)工藝IP產(chǎn)品推向市場(chǎng)，據(jù)悉國內(nèi)很多頭部芯片廠商都已采用，部分已經(jīng)實(shí)現(xiàn)流片，并且測(cè)試結(jié)果良好。

第二，IP領(lǐng)域的主要競(jìng)爭(zhēng)力是產(chǎn)品系列（Portfolio）全面性。全套產(chǎn)品指的不僅僅是功能的實(shí)現(xiàn)，由于接口IP采用國際標(biāo)準(zhǔn)，所有公司對(duì)產(chǎn)品的功能定義都類似，但在性能參數(shù)上并是不每家公司都能做到比肩國際大廠。具體來說，在DDR3/4、USB2.0、PCIe3等相對(duì)較老的標(biāo)準(zhǔn)上，國內(nèi)有不少IP公司能做，差異化不大；“但在最新的DDR5、PCIe5、32G SerDes、UCIe標(biāo)準(zhǔn)上，國內(nèi)市場(chǎng)基本只有我們一家實(shí)現(xiàn)了國產(chǎn)先進(jìn)工藝平臺(tái)最全的IP覆蓋，DDR5/4 PHY IP在相關(guān)工藝上更是超越了全行業(yè)最高速率?！彼f到。

第三，兼容性和可靠性。同一款I(lǐng)P用在不同的芯片產(chǎn)品上能否幫助客戶一次量產(chǎn)成功，曾克強(qiáng)認(rèn)為是最重要的?！吧虡I(yè)化的IP公司不能只做某個(gè)芯片應(yīng)用的專用型IP，而要同時(shí)支持各種不同的芯片應(yīng)用，并且在各種極限使用情況下都具備很好的兼容性和可靠性，幫助客戶芯片成功量產(chǎn)，才是高質(zhì)量的標(biāo)準(zhǔn)IP產(chǎn)品，這就考驗(yàn)研發(fā)人員的經(jīng)驗(yàn)了?！边@類經(jīng)驗(yàn)往往不是IP研發(fā)人員在辦公室自己“閉門造車”出來的，還需要通過大量Corner case、應(yīng)用Case、客戶和市場(chǎng)反饋等，不斷打磨迭代后累積而成。

“這正是芯耀輝的強(qiáng)項(xiàng)，我們的核心團(tuán)隊(duì)曾經(jīng)在新思科技、紫光展銳、海思、高通等大廠工作過，具備十幾二十年的應(yīng)用經(jīng)驗(yàn)?！痹藦?qiáng)說到，“目前國內(nèi)專注做接口IP的廠商大概有兩三家，芯耀輝可以說是這些廠商中產(chǎn)品Portfolio最全的一家，與其他家的身位已經(jīng)大幅拉開?！?/p>

在幫助客戶做好兼容性方面，曾克強(qiáng)以當(dāng)前最熱、也最復(fù)雜的車規(guī)級(jí)芯片為例，“目前芯耀輝已經(jīng)成功研發(fā)了符合車規(guī)工藝平臺(tái)的全套車規(guī)級(jí)IP。今年6月，國際公認(rèn)的檢驗(yàn)、測(cè)試和認(rèn)證機(jī)構(gòu)SGS正式向芯耀輝頒發(fā)了ISO 26262:2018半導(dǎo)體功能安全ASIL D流程認(rèn)證證書。這標(biāo)志著芯耀輝已經(jīng)按照ISO 26262:2018版標(biāo)準(zhǔn)要求，建立起完全符合功能安全最高“ASIL D”級(jí)別的產(chǎn)品開發(fā)和管理流程體系，達(dá)到國際先進(jìn)水平。在可靠性方面，芯耀輝的車規(guī)級(jí)接口IP產(chǎn)品還通過了AEC-Q100車規(guī)級(jí)可靠性的嚴(yán)格認(rèn)證，這進(jìn)一步證明了其在高性能、高可靠、高安全的車規(guī)級(jí)IP產(chǎn)品及解決方案方面的卓越實(shí)力。”值得透露的是，許多國內(nèi)車規(guī)芯片廠商目前也紛紛選擇采用芯耀輝的接口IP，這充分證明了他們?cè)谛袠I(yè)中的實(shí)力與認(rèn)可。