91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

推挽輸出是低電平還是高電平?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-08-31 10:26 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

推挽輸出是低電平還是高電平

推挽輸出器是一種常見的輸出方式。它由負(fù)和正三項組成,其中,負(fù)電平被連接到PNP晶體管,而正電平被連接到NPN晶體管。當(dāng)給定輸入信號時,晶體管被開啟或關(guān)閉,電流流過負(fù)極和正極之間的負(fù)載,該負(fù)載可以是電燈、電機、電子設(shè)備等。那么,推挽輸出是低電平還是高電平呢?這取決于使用情況和輸入信號。

首先,我們需要了解推挽輸出的基本工作原理。當(dāng)給定輸入信號時,晶體管會被打開或關(guān)閉,取決于信號的極性。如果輸入信號是高電平信號,那么NPN晶體管將被打開,而PNP晶體管將被關(guān)閉,因此,負(fù)載將連接到地線,同時輸出將保持低電平狀態(tài)。反之,如果輸入信號是低電平信號,那么PNP晶體管將被打開,而NPN晶體管將被關(guān)閉,因此,負(fù)載將連接到正極,同時輸出將保持高電平狀態(tài)。

在實踐中,推挽輸出通常用于數(shù)字信號的放大和反相信號的生成。例如,在數(shù)字電路中,經(jīng)常使用推挽輸出作為緩沖器或放大器,以增加信號的帶寬和減少失真。在音頻電路中,推挽輸出通常被用于放大音頻信號,因為它可以提供大量功率,同時保持音質(zhì)的高保真度。

此外,推挽輸出還可以用于直流電機控制。在這種應(yīng)用中,推挽輸出器被用來反轉(zhuǎn)直流電機的轉(zhuǎn)向,并改變其轉(zhuǎn)速。例如,如果您想將電機的轉(zhuǎn)向從順時針旋轉(zhuǎn)變?yōu)槟鏁r針旋轉(zhuǎn),那么您可以通過改變輸入信號的極性來實現(xiàn)。當(dāng)電機開始運轉(zhuǎn)時,它消耗的電流會產(chǎn)生一定的電磁場,該電磁場帶有磁極性,可以改變磁力的方向和大小,從而實現(xiàn)電機的轉(zhuǎn)向和調(diào)速。

總而言之,推挽輸出是一種非常實用的輸出方式,可以用于各種不同的應(yīng)用。它可以提供高效、可靠的電源輸出,同時可以幫助您控制電機、放大信號和反相信號,讓您的電子設(shè)備更加高效、靈活和可靠。因此,如果您需要推挽輸出器的幫助,我們建議您選擇高質(zhì)量、可靠的設(shè)備,并確保您正確地理解和使用推挽輸出器的基本原則和操作。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PNP晶體管
    +關(guān)注

    關(guān)注

    0

    文章

    33

    瀏覽量

    12714
  • 低電平
    +關(guān)注

    關(guān)注

    1

    文章

    238

    瀏覽量

    13987
  • 輸出器
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    8136
  • 高電平
    +關(guān)注

    關(guān)注

    6

    文章

    225

    瀏覽量

    22819
  • 推挽輸出
    +關(guān)注

    關(guān)注

    0

    文章

    89

    瀏覽量

    6881
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    一個MOSFET電平轉(zhuǎn)換電路原理

    電路原理很簡單,分兩種情況: 1.從A到B A為高電平時,MOS管關(guān)斷,B端通過上拉,輸出高電平; A為低電平時,MOS管內(nèi)的體二極管導(dǎo)通,使MOS管的S極被拉低,從而使Vgs
    發(fā)表于 12-04 06:27

    請問為什么M0519引腳的某些部分在配置為GPIO功能后無法將輸出控制到高電平低電平狀態(tài)?

    為什么M0519引腳的某些部分在配置為GPIO功能后無法將輸出控制到高電平低電平狀態(tài)?
    發(fā)表于 08-27 15:00

    當(dāng)I/O上電初始配置為準(zhǔn)高電平時,需要多少個下拉電阻來保持I/O低電平?

    當(dāng)I/O上電初始配置為準(zhǔn)高電平時,需要多少個下拉電阻來保持I/O低電平?
    發(fā)表于 08-26 07:40

    當(dāng)I/O上電初始配置為準(zhǔn)高電平時,需要多少個下拉電阻來保持I/O低電平呢?

    當(dāng)I/O上電初始配置為準(zhǔn)高電平時,需要多少個下拉電阻來保持I/O低電平?
    發(fā)表于 08-21 07:54

    為什么 KT142C 芯片 BUSY 腳空閑高電平僅 0.2V?附低功耗模式配置指南

    文檔圍繞 KT142C 芯片 busy 引腳展開,該引腳為 15 腳 PA12,播放時輸出低電平,空閑時本應(yīng)輸出 3.3V 高電平,但芯片空閑 5 秒進入 2μA 超低功耗狀態(tài)后,bu
    的頭像 發(fā)表于 06-16 09:38 ?1290次閱讀
    為什么 KT142C 芯片 BUSY 腳空閑<b class='flag-5'>高電平</b>僅 0.2V?附低功耗模式配置指南

    電平轉(zhuǎn)換電路設(shè)計原理和常見問題及解決辦法

    原理分析 當(dāng)輸入端3.3V為低電平時,D1導(dǎo)通,輸出端 1.8V為低電平,實現(xiàn)兩端都為低電平。當(dāng)輸入端 3.3V為高電平時,D1截止,
    發(fā)表于 04-27 15:54

    DS1232LPS-2+T&amp;R,在什么情況下,5腳RST會一直輸出高電平?

    DS1232LPS-2+T&R,這款芯片在什么情況下,5腳RST會一直輸出高電平?(正常時序是上電有個400多ms的高電平后,一直處于低電平,如果7腳沒有及時喂狗,會觸發(fā)復(fù)位,
    發(fā)表于 04-18 07:51

    TPS3823 低電平,推挽式,電壓監(jiān)控器(復(fù)位IC),帶1.6秒看門狗和手動復(fù)位數(shù)據(jù)手冊

    VIT?,電源電壓監(jiān)控器就會監(jiān)控 VDD 并保持 RESET 低電平。內(nèi)部定時器延遲輸出返回到非活動狀態(tài)(高),以確保系統(tǒng)正確復(fù)位。延遲時間 td 在 VDD 上升到閾值電壓 (VIT? + VHYS) 以上后開始。當(dāng)電源電壓降至閾值電壓 VIT? 以下時,
    的頭像 發(fā)表于 04-12 17:20 ?2706次閱讀
    TPS3823 <b class='flag-5'>低電平</b>,<b class='flag-5'>推挽</b>式,電壓監(jiān)控器(復(fù)位IC),帶1.6秒看門狗和手動復(fù)位數(shù)據(jù)手冊

    TPS3123 低電平,推挽式,電源電壓監(jiān)控器,帶看門狗定時器和手動復(fù)位數(shù)據(jù)手冊

    RESET 輸出。閾值電壓被編程到器件中,以最大限度地減少外部元件。內(nèi)置磁滯可防止誤觸發(fā)。RESET 輸出對于低于 0.9V 的電源電壓 (VDD) 無效。TPS312x 系列包括具有高電平有效
    的頭像 發(fā)表于 04-12 15:43 ?1142次閱讀
    TPS3123 <b class='flag-5'>低電平</b>,<b class='flag-5'>推挽</b>式,電源電壓監(jiān)控器,帶看門狗定時器和手動復(fù)位數(shù)據(jù)手冊

    TPS3820 低電平,推挽式,電壓監(jiān)控器(復(fù)位IC),帶0.2秒看門狗和手動復(fù)位數(shù)據(jù)手冊

    VIT?,電源電壓監(jiān)控器就會監(jiān)控 VDD 并保持 RESET 低電平。內(nèi)部定時器延遲輸出返回到非活動狀態(tài)(高),以確保系統(tǒng)正確復(fù)位。延遲時間 td 在 VDD 上升到閾值電壓 (VIT? + VHYS) 以上后開始。當(dāng)電源電壓降至閾值電壓 VIT? 以下時,
    的頭像 發(fā)表于 04-12 15:12 ?1342次閱讀
    TPS3820 <b class='flag-5'>低電平</b>,<b class='flag-5'>推挽</b>式,電壓監(jiān)控器(復(fù)位IC),帶0.2秒看門狗和手動復(fù)位數(shù)據(jù)手冊

    TPS3824-Q1 高電平低電平有效,汽車電壓監(jiān)控器(復(fù)位IC)帶看門狗和手動復(fù)位技術(shù)手冊

    閾值電壓 VIT? 以下,電源電壓監(jiān)控器就會監(jiān)控 VDD 并保持 RESET 低電平。內(nèi)部定時器延遲輸出返回到非活動狀態(tài) (高),以驗證系統(tǒng)復(fù)位是否正確。延遲時間 td 在 VDD 上升到閾值電壓 VIT - 以上后開始。當(dāng)電源電壓降至閾值電壓 VIT? 以下時,
    的頭像 發(fā)表于 04-11 18:01 ?928次閱讀
    TPS3824-Q1 <b class='flag-5'>高電平</b>和<b class='flag-5'>低電平</b>有效,汽車電壓監(jiān)控器(復(fù)位IC)帶看門狗和手動復(fù)位技術(shù)手冊

    為什么T4240的HRESET引腳總是低電平

    驗證: (1) 我們擦除了 CPLD 中的所有 logic 并使用 CPU 的默認(rèn)值進行 RCW_SRC,全部設(shè)置為 1。上電后,我們測得 PORESET 信號為高電平,但 HRESET 保持低電平
    發(fā)表于 04-04 08:10

    如何在不使用DMA的情況下減少ECSPI CS高電平時間?

    我遇到了一個問題,即 Chip Select (CS) 在大約 5 μs 內(nèi)保持高電平。 最初,在使用 DMA 時,我觀察到在 SCLK (串行時鐘)開始之前,CS 低電平時間延長了約 2.2 μs
    發(fā)表于 03-31 06:56

    模電與數(shù)電的基本知識 (學(xué)習(xí)備用)

    類似TTL和CMOS區(qū)別的基礎(chǔ)面試題1,TTL電平輸出高電平>2.4V,輸出低電平=2.0V,輸入低電
    的頭像 發(fā)表于 03-26 19:32 ?1942次閱讀
    模電與數(shù)電的基本知識 (學(xué)習(xí)備用)

    硬件基礎(chǔ)篇——TTL與CMOS電平

    一、電平規(guī)范 1、名稱解釋Uoh -> 輸出高電平,Uol -> 輸出低電平;Uih -> 輸入
    發(fā)表于 03-22 15:21