91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

鎖相環(huán)PLL和鎖頻環(huán)FLL的區(qū)別?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2023-09-02 15:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

鎖相環(huán)PLL和鎖頻環(huán)FLL的區(qū)別

鎖相環(huán)(PLL,Phase Locked Loop)和鎖頻環(huán)(FLL,F(xiàn)requency Locked Loop)是兩種常用于信號調節(jié)和數(shù)據(jù)傳輸?shù)目刂苹芈?。雖然它們都是用于控制信號頻率的回路,但是它們在工作原理、性能和應用方面都有所不同。本文將詳細討論PLL和FLL的區(qū)別和特點,以及它們在實際應用中的優(yōu)缺點和限制。

一、鎖頻環(huán)FLL的工作原理

鎖頻環(huán)FLL是一種控制系統(tǒng),它通過改變輸出頻率來跟蹤和鎖定輸入信號的頻率。它由三個主要組件組成:比較器濾波器振蕩器。比較器將輸入信號和反饋信號進行比較,然后將比較信號送到濾波器進行濾波和放大,濾波器的輸出信號再作為控制信號控制振蕩器的頻率,使其盡可能地與輸入信號匹配。這個過程一直重復,直到輸出信號的頻率與輸入信號的頻率達到一致,最終輸出的頻率就是輸入信號的頻率。

鎖頻環(huán)FLL的工作基于頻率控制環(huán)路的負反饋控制,在調節(jié)信號頻率的過程中,F(xiàn)LL既能鎖住較穩(wěn)定的頻率,又能快速跟蹤快速變化頻率,所以常用于要求頻率穩(wěn)定的信號調節(jié)和數(shù)據(jù)傳輸應用,例如電視接收機、網(wǎng)絡通信等。

二、鎖相環(huán)PLL的工作原理

鎖相環(huán)PLL也是一種控制系統(tǒng),不同于FLL,它主要是針對相位信號進行控制。它也由比較器、濾波器和振蕩器組成,但它的振蕩器的輸出信號并不是簡單的頻率信號,而是一個相位信號。PLL可以將輸入信號的相位與振蕩器輸出的相位進行比較,然后通過調節(jié)振蕩器的輸出相位來控制輸入信號。這個過程可以持續(xù)進行,直到輸入信號的相位與振蕩器的輸出相位相同。這樣就可以保證輸入信號和輸出信號的相位同步,并且輸出信號的頻率和相位與輸入信號相同。

鎖相環(huán)PLL可以用于相位同步、時鐘恢復、頻率合成等,具有廣泛的應用,例如采用固體激光技術進行高精度測量、同步數(shù)字電視的音頻和視頻等。

三、PLL和FLL的區(qū)別

1. 工作原理不同

鎖頻環(huán)FLL的基本原理是通過對輸入信號和反饋信號進行比較,然后通過控制振蕩器的頻率來調整和鎖定輸出信號的頻率,保證輸入輸出的頻率一致。鎖相環(huán)PLL則主要是針對相位信號進行控制,通過調節(jié)輸出信號的相位來實現(xiàn)輸入輸出信號的同步。它們的回路模型和控制策略都有所不同。

2. 運算速度不同

由于FLL主要用于頻率控制和跟蹤,所以在響應速度方面優(yōu)于PLL;而PLL主要用于相位同步和頻率合成,所以在穩(wěn)定性和精度方面優(yōu)于FLL。大多數(shù)PLL的響應時間以微秒或納秒為單位,因此能夠快速處理高速信號。 FLL的響應時間通常在幾毫秒至幾十毫秒之間,因此不能快速處理高速信號。

3. 穩(wěn)定性和精度不同

PLL的輸出信號穩(wěn)定性和精度高于FLL,尤其對于要求高精度、高穩(wěn)定性的應用,如光纖通信、衛(wèi)星導航等,需要使用PLL技術。FLL對于短時間內頻率變化比較大的信號有更好的跟蹤性能,故多用于實時控制系統(tǒng)、信號傳輸應用等。

4. 適用范圍不同

鎖頻環(huán)FLL通常適用于需要頻率跟蹤和鎖定的低頻信號的控制應用。鎖相環(huán)PLL適用于需要相位同步和頻率合成的控制應用。例如:在高速數(shù)字通信系統(tǒng)中,PLL可以用來恢復遠程時鐘和時鐘數(shù)據(jù),而FLL則可以用來控制本地振蕩器的頻率以跟蹤遠程時鐘信號。

四、使用場景

對于需要控制頻率的應用,需要根據(jù)需要選用PLL或FLL。例如,對于通信系統(tǒng)中的調制解調器來說,要么使用PLL,要么使用FLL。

當頻率對應用更為關鍵時,例如在計算機、網(wǎng)絡通信或遠程測量中,需要高精準的、完全穩(wěn)定的信號,例如GPS系統(tǒng)。那么更適用于PLL技術。這種情況下,PLL可以保持極高的精度和穩(wěn)定性,使輸出信號與參考頻率同步,在頻率和相位方面都能得到精準的控制。

當要求系統(tǒng)響應速度更快,或者要求通過信號不斷跟蹤和追蹤變化,例如雷達系統(tǒng)中,使用FLL的技術可能更為適合。此時,F(xiàn)LL具有更高的響應速度和跟蹤性能,可以更好的控制信號頻率,使其與輸入信號相匹配。

總之,PLL和FLL都使用于數(shù)字信號處理的優(yōu)化應用中,常用于相位和頻率的精確控制,具有各自的特點和優(yōu)劣之處。在實際應用中,應根據(jù)具體的要求和條件,選用合適的技術以滿足要求。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)

    關注

    36

    文章

    635

    瀏覽量

    91121
  • 振蕩器
    +關注

    關注

    28

    文章

    4172

    瀏覽量

    142893
  • 比較器
    +關注

    關注

    14

    文章

    1928

    瀏覽量

    111927
  • pll
    pll
    +關注

    關注

    6

    文章

    982

    瀏覽量

    138180
  • 鎖頻環(huán)

    關注

    0

    文章

    6

    瀏覽量

    3884
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Altera公司鎖相環(huán)IP核介紹

    鎖相環(huán)(PLL,Phase Lock Loop)的主要作用是實現(xiàn)輸出時鐘對輸入?yún)⒖紩r鐘的相位與頻率的精確跟蹤和同步。鎖相環(huán)(PLL)的主要模塊包括相位頻率檢測器(PFD)、電荷泵、環(huán)路
    的頭像 發(fā)表于 03-06 15:58 ?65次閱讀
    Altera公司<b class='flag-5'>鎖相環(huán)</b>IP核介紹

    探索CDC516:高性能3.3V鎖相環(huán)時鐘驅動器

    高性能、低偏斜、低抖動的3.3V鎖相環(huán)PLL)時鐘驅動器,專為同步DRAM應用而設計。 文件下載: cdc516.pdf 一、CDC516概述 CDC516是一款專門為同步DRAM應用打造的時鐘驅動器
    的頭像 發(fā)表于 02-10 14:55 ?108次閱讀

    CDC2516:高性能鎖相環(huán)時鐘驅動器的深度解析

    : cdc2516.pdf 一、CDC2516概述 CDC2516是一款高性能、低偏斜、低抖動的鎖相環(huán)PLL)時鐘驅動器,專為同步DRAM應用而設計。它工作在3.3V的VCC電壓下,能將一個時鐘輸入分配到四個輸出組,每組有四個輸出,總共提供16個低偏斜、低抖動的輸入時鐘
    的頭像 發(fā)表于 02-10 14:50 ?128次閱讀

    CDC509:高性能3.3V鎖相環(huán)時鐘驅動器

    Instruments)的CDC509就是一款專為同步DRAM應用設計的高性能、低偏斜、低抖動的鎖相環(huán)PLL)時鐘驅動器。今天我們就來深入了解一下這款產(chǎn)品。 文件下載: cdc509.pdf 產(chǎn)品概述
    的頭像 發(fā)表于 02-10 14:40 ?205次閱讀

    CDCVF25081:高性能鎖相環(huán)時鐘驅動器深度解析

    ,一款高性能、低偏斜、低抖動的鎖相環(huán)PLL)時鐘驅動器。 文件下載: cdcvf25081.pdf 一、產(chǎn)品特性亮點 1. 架構與輸出 CDCVF25081基于鎖相環(huán)技術,是零延遲緩沖器。它將1個時鐘輸入轉換為2組,每組4個輸
    的頭像 發(fā)表于 02-10 14:20 ?128次閱讀

    TLC2932A高性能鎖相環(huán)芯片詳解:設計與應用指南

    TLC2932A高性能鎖相環(huán)芯片詳解:設計與應用指南 在電子設計領域,鎖相環(huán)PLL)是一種至關重要的電路,它能夠實現(xiàn)信號的相位同步和頻率合成,廣泛應用于通信、雷達、儀器儀表等眾多領域。今天要給大家
    的頭像 發(fā)表于 02-10 11:10 ?167次閱讀

    探索TLC2933A高性能鎖相環(huán):特性、應用與設計要點

    探索TLC2933A高性能鎖相環(huán):特性、應用與設計要點 在電子設計領域,鎖相環(huán)PLL)是實現(xiàn)頻率合成、信號同步等功能的關鍵組件。今天,我們將深入探討德州儀器(TI)的TLC2933A高性能
    的頭像 發(fā)表于 02-10 11:10 ?177次閱讀

    ?CDCVF2510 3.3V鎖相環(huán)時鐘驅動器技術文檔總結

    該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅動器。它使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對
    的頭像 發(fā)表于 10-08 10:00 ?769次閱讀
    ?CDCVF2510 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅動器技術文檔總結

    ?CDCVF2509 3.3V鎖相環(huán)時鐘驅動器技術文檔總結

    該CDCVF2509是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅動器。該器件使用 PLL 將反饋 (FBOUT) 輸出與時鐘 (CLK) 輸入信號在頻率和相位上精確對齊。該器件專為與同步
    的頭像 發(fā)表于 09-22 16:22 ?952次閱讀
    ?CDCVF2509 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅動器技術文檔總結

    ?CDCVF25081 3.3-V 鎖相環(huán)時鐘驅動器技術文檔總結

    CDCVF25081是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅動器。它使用 PLL 將輸出時鐘在頻率和相位上精確對齊輸入時鐘信號。輸出分為 2 個組,總共 8 個緩沖 CLKIN 輸出。當不存在 CLKIN 信號時,該器件會自動將輸出置于低電平狀態(tài)(掉電模式)。
    的頭像 發(fā)表于 09-22 15:39 ?796次閱讀
    ?CDCVF25081 3.3-V <b class='flag-5'>鎖相環(huán)</b>時鐘驅動器技術文檔總結

    ?CDCVF2510A 3.3V鎖相環(huán)時鐘驅動器技術文檔總結

    該CDCVF2510A是一款高性能、低偏斜、低抖動、鎖相環(huán)PLL) 時鐘驅動器。該CDCVF2510A使用鎖相環(huán)PLL) 將反饋 (FBOUT) 輸出在頻率和相位上精確對齊到時
    的頭像 發(fā)表于 09-22 09:21 ?470次閱讀
    ?CDCVF2510A 3.3V<b class='flag-5'>鎖相環(huán)</b>時鐘驅動器技術文檔總結

    ?TLC2933A 高性能鎖相環(huán) (PLL) 芯片技術文檔摘要

    該TLC2933A專為鎖相環(huán)PLL)系統(tǒng)設計,由壓控振蕩器(VCO)和邊沿觸發(fā)型相位頻率檢測器(PFD)組成。VCO的振蕩頻率范圍由外部偏置電阻(R ~偏見~ ).VCO在輸出級有一個1/2分頻器
    的頭像 發(fā)表于 09-19 14:50 ?866次閱讀
    ?TLC2933A 高性能<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>) 芯片技術文檔摘要

    高壓放大器在鎖相環(huán)穩(wěn)定重復頻率研究中的應用

    實驗名稱: 鎖相環(huán)穩(wěn)定重復頻率的系統(tǒng)分析 實驗內容: 針對重復頻率的漂移,引入兩套鎖相環(huán)系統(tǒng)反饋控制兩個激光器的重復頻率,將其鎖定在同一個穩(wěn)定的時鐘源上。本章主要闡述了經(jīng)典鎖相環(huán)的原理,穩(wěn)定重復
    的頭像 發(fā)表于 06-06 18:36 ?700次閱讀
    高壓放大器在<b class='flag-5'>鎖相環(huán)</b>穩(wěn)定重復頻率研究中的應用

    Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊

    Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO),是5G或數(shù)據(jù)轉換器時鐘
    的頭像 發(fā)表于 06-04 11:15 ?1085次閱讀
    Analog Devices Inc. ADF4382x小數(shù)N分頻<b class='flag-5'>鎖相環(huán)</b> (<b class='flag-5'>PLL</b>)數(shù)據(jù)手冊

    鎖相環(huán)(PLL)電路設計與應用(全9章)

    內容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設計與應用,內容包括PLL工作原理與電路構成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設計
    發(fā)表于 04-18 15:34